Apabila voltan tiba-tiba dikenakan ke atas kapasitor yang sebelumnya tidak bercas, elektron akan berpindah dari sumber ke kapasitor dan kembali ke sumber dengan segera. Dengan kata lain, penumpuan cas dalam kapasitor bermula dengan segera. Semakin banyak cas yang menumpu dalam kapasitor, voltan yang terhasil di antara plat-plat kapasitor juga semakin meningkat. Voltan yang terhasil di antara plat-plat kapasitor akan mendekati voltan bekalan manakala kadar penumpuan cas dalam kapasitor menurun. Apabila kedua-dua voltan ini menjadi sama, tiada lagi aliran cas dari sumber ke kapasitor. Aliran elektron dari sumber ke kapasitor dan dari kapasitor ke sumber adalah arus elektrik.
Pada awal, arus ini akan maksimum dan selepas masa tertentu, arus ini akan menjadi sifar. Tempoh di mana arus berubah dalam kapasitor dikenali sebagai tempoh transien. Fenomena arus pengcasan atau kuantiti elektrik lain seperti voltan, dalam kapasitor dikenali sebagai transien.
Untuk memahami kelakuan transien kapasitor mari kita lukis litar RC seperti yang ditunjukkan di bawah,
Sekarang, jika peralihan S ditutup secara tiba-tiba, arus akan bermula mengalir melalui litar. Mari kita arus pada sesuatu ketika adalah i(t).
Juga pertimbangkan voltan yang terhasil pada kapasitor pada ketika itu adalah Vc(t).
Oleh itu, dengan menggunakan Hukum Voltan Kirchhoff, dalam litar tersebut kita dapatkan,
Sekarang, jika pemindahan cas semasa tempoh (t) ini adalah q coulomb, maka i(t) boleh ditulis sebagai
Oleh itu,
Dengan meletakkan ungkapan i(t) ini dalam persamaan (i) kita dapatkan,
Sekarang, dengan mengintegrasikan kedua-dua belah dengan mengikut masa kita dapatkan,
Di mana, K adalah pemalar yang boleh ditentukan daripada keadaan awal.
Mari kita pertimbangkan masa t = 0 pada ketika peralihan litar dimulakan, dengan meletakkan t = 0 dalam persamaan di atas kita dapatkan,
Tiada voltan yang terhasil di antara kapasitor pada t = 0 kerana ia sebelumnya tidak bercas.
Oleh itu,
Sekarang jika kita letakkan RC = t dalam persamaan di atas, kita dapatkan
RC ini atau hasil darab rintangan dan kapasitans litar RC bersiri dikenali sebagai pemalar masa litar. Jadi, pemalar masa litar RC, adalah masa di mana voltan yang terhasil atau jatuh di antara plat-plat kapasitor adalah 63.2% daripada voltan bekalan. Definisi pemalar masa ini hanya sah apabila kapasitor sebelumnya tidak bercas.
Sekali lagi, pada ketika peralihan litar iaitu t = 0, tiada voltan yang terhasil di antara kapasitor. Ini juga boleh dibuktikan daripada persamaan (ii).
Jadi, arus awal melalui litar adalah, V/R dan mari kita pertimbangkan ia sebagai I0.
Sekarang pada sesuatu ketika, arus melalui litar akan menjadi,
Sekarang apabila, t = Rc arus litar.
Jadi, pada ketika apabila, arus melalui kapasitor adalah 36.7% daripada arus awal, juga dikenali sebagai pemalar masa litar RC.
Pemalar masa biasanya ditandakan dengan τ (tau). Oleh itu,
Sekarang, andaikan kapasitor telah sepenuhnya bercas, iaitu voltan pada kapasitor adalah sama dengan voltan sumber. Sekarang jika sumber voltan diputuskan dan sebaliknya dua terminal bateri disambung pendek, kapasitor akan mula mencar, iaitu, pembahagian elektron yang tidak sama antara dua plat akan diseimbangkan melalui laluan sambungan pendek. Proses penyamaan kepekatan elektron dalam dua plat akan berterusan sehingga voltan pada kapasitor menjadi sifar. Proses ini dikenali sebagai pencaran kapasitor. Kini kita akan mengkaji kelakuan transien kapasitor semasa pencaran.
Sekarang, dari litar di atas dengan menggunakan Hukum Arus Kirchhoff, kita dapatkan,