Ang workflow ng automated extraction tool para sa simplified EKV parameters

Ang patuloy na pagtaas ng pangangailangan para sa mataas na pamantayan at enerhiya-efektibong Artificial Neural Networks (ANNs) accelerators ay nagpapahikayat ng malawak na range ng application-specific integrated circuits (ASICs). Bukod dito, ang mabilis na pag-install ng mga low-power IoT devices ay nangangailangan ng napakalinhagang kompyutasyon, na sa resulta ay nagpapahikayat ng pangangailangan upang suriin ang mga low-power hardware implementations sa iba't ibang sakop. Ang papel na ito ay nagpopropona ng isang spatially unrolled time-domain accelerator na gumagamit ng ultra-low-power digital-to-time converter (DTC) habang kumokontrol ng aktibong lugar na 0.201 mm2. Ang inihandog na DTC ay inilapat gamit ang Laddered, Inverter (LI) circuit, na nakokonsumo ng 3  ×  na mas mababa ang lakas kumpara sa conventional inverter-based DTC at nagbibigay ng maasintado na performance sa iba't ibang process corners, supply voltages, at temperature variations. Ang post-synthesis results sa 65nm CMOS ay nagpapakita na ang inihandog na core ay nagkamit ng superior energy efficiency na 116 TOPS/W, throughput na 4 GOPS, at area efficiency na 20 GOPS/mm2. Ang inihandog na core ay nagpapabuti ng energy efficiency ng 2.4 - 47  ×  kumpara sa dating time-domain accelerators.

Source: IEE-Business Xplore

Statement: Respetuhin ang orihinal, mabubuting mga artikulo na karapat-dapat na i-share, kung may labag sa copyright pakiusap ilipat ng delete.