सरलीकृत EKV पैरामीटरों के लिए स्वचालित निकासी उपकरण का कार्य प्रक्रिया

उच्च प्रदर्शन और ऊर्जा की दक्षता में बढ़ती मांग के साथ आर्टिफिशियल न्यूरल नेटवर्क (ANNs) एक्सेलरेटरों में विशिष्ट अनुप्रयोग-संशोधित इंटीग्रेटेड सर्किट (ASICs) की व्यापक श्रृंखला को धकेला गया है। इसके अलावा, निम्न-शक्ति IoT उपकरणों की तेजी से डिप्लॉयमेंट की आवश्यकता अत्यंत दक्ष कम्प्यूटिंग की आवश्यकता है, जिसके परिणामस्वरूप विभिन्न क्षेत्रों में निम्न-शक्ति हार्डवेयर लागू करने की जाँच की आवश्यकता होती है। यह पेपर एक स्थानिक रूप से खुला समय-डोमेन एक्सेलरेटर प्रस्तावित करता है जो एक अत्यंत निम्न-शक्ति डिजिटल-समय कनवर्टर (DTC) का उपयोग करता है, जबकि 0.201 mm2 के सक्रिय क्षेत्र को घेरता है। प्रस्तावित DTC को एक लैडर्ड, इनवर्टर (LI) सर्किट का उपयोग करके लागू किया गया है, जो पारंपरिक इनवर्टर-आधारित DTC की तुलना में 3  ×  कम शक्ति खपत करता है और विभिन्न प्रक्रिया कोनों, विद्युत स्रोत और तापमान परिवर्तनों पर विश्वसनीय प्रदर्शन प्रदान करता है। 65nm CMOS में पोस्ट-सिंथेसिस परिणाम दिखाते हैं कि प्रस्तावित कोर 116 TOPS/W की उत्कृष्ट ऊर्जा दक्षता, 4 GOPS की प्रवाह-दक्षता और 20 GOPS/mm2 की क्षेत्र दक्षता प्राप्त करता है। प्रस्तावित कोर पिछले समय-डोमेन एक्सेलरेटरों की तुलना में 2.4 - 47  ×  ऊर्जा दक्षता में सुधार करता है।

स्रोत: IEE-Business Xplore

घोषणा: मूल का सम्मान करें, अच्छे लेखों को साझा करने की लायकता है, यदि उल्लंघन हो तो कृपया हटाने के लिए संपर्क करें।