Pracovní postup automatického extrakčního nástroje pro zjednodušené parametry EKV

Rostoucí poptávka po vysokých výkonech a energetické efektivitě akcelerátorů umělých neuronových sítí (ANN) vedla k rozsáhlému využití specifických integrovaných obvodů (ASIC). Kromě toho rychlá nasazení nízkoenergetických IoT zařízení vyžaduje velmi efektivní výpočty, což nutí zkoumat nízkoenergetické hardwarové implementace v různých oblastech. Tento článek navrhuje prostorově rozevíjený časový akcelerátor, který používá ultra-nízkoenergetický časový převodník (DTC) a zabírá aktivní plochu 0,201 mm². Navrhovaný DTC je implementován pomocí schodičového inverzního (LI) obvodu, který spotřebovává 3  ×  méně energie než konvenční inverzní DTC a poskytuje spolehlivý výkon při různých procesních hranicích, napájecích napětích a teplotních změnách. Po syntéze v 65nm CMOS ukazuje, že navrhované jádro dosahuje vynikající energetické efektivity 116 TOPS/W, propustnosti 4 GOPS a plošné efektivity 20 GOPS/mm². Navrhované jádro zlepšuje energetickou efektivitu o 2,4 - 47  ×  ve srovnání s předchozími časovými akcelerátory.

Zdroj: IEEE Xplore

Poznámka: Respektujte původ, dobaře napsané články jsou hodné zdieľania, ak dojde k porušeniu autorských práv, obraťte sa s prosbaňou o odstránenie.