automated extraction tool ಅನ್ನು ಉಪಯೋಗಿಸಿದ ಸರಳೀಕೃತ EKV ಪಾರಮೀಟರ್‌ಗಳ ವಿವರಣಾತ್ಮಕ ಪ್ರಕ್ರಿಯೆ
ಅಂತರ್ನಿರ್ಮಿತ ನರ ನೆಟ್ವರ್ಕ್ಗಳಲ್ಲಿ (ANNs) ಹೆಚ್ಚಿನ ಶಕ್ತಿ ಮತ್ತು ಊರ್ಜ ದಕ್ಷತೆಯ ಅಗತ್ಯತೆಯು ವಿಶಿಷ್ಟ ಉದ್ದೇಶಗಳಿಗೆ ಸ್ಥಿರಿತ ಚಿಪ್‌ಗಳನ್ನು (ASICs) ಪ್ರೋತ್ಸಾಹಿಸಿದೆ. ಇದರ ಮೇಲೆ, ಕಡಿಮೆ ಶಕ್ತಿಯ ಆಯೋಜನ ತಂತ್ರಾಂಗಗಳ ದ್ರುತ ವಿತರಣೆ ದಕ್ಷ ಗಣನ ಅಗತ್ಯತೆಯನ್ನು ಬೆಳೆಸಿ, ವಿವಿಧ ಕ್ಷೇತ್ರಗಳಲ್ಲಿ ಕಡಿಮೆ ಶಕ್ತಿಯ ಹಾರ್ಡ್ವೆಯರ್ ಅನ್ವಯಗಳನ್ನು ಕಂಡುಹಿಡಿಯುವ ಅಗತ್ಯತೆಯನ್ನು ಪ್ರೋತ್ಸಾಹಿಸಿದೆ. ಈ ಪ್ರಕರಣ ಒಂದು ಸ್ಥಳೀಯ ವಿಸರಿತ ಕಾಲ ಡೊಮೇನ್ ಅನ್ವಯಕರ್ತನ್ನು ಪ್ರಸ್ತಾಪಿಸುತ್ತದೆ, ಯಾವುದು ಅತಿ ಕಡಿಮೆ ಶಕ್ತಿಯ ಡಿಜಿಟಲ್-ಟೈಮ್ ಕಂವರ್ಟರ್ (DTC) ಅನ್ನು ಬಳಸುತ್ತದೆ ಮತ್ತು 0.201 mm2 ಚಟುವಟಿಕೆ ಪ್ರದೇಶವನ್ನು ಆಯ್ಕೆ ಮಾಡುತ್ತದೆ. ಪ್ರಸ್ತಾಪಿಸಲಾದ DTC ಲಡ್ಡರ್, ಇನ್ವರ್ಟರ್ (LI) ಚಿತ್ರವನ್ನು ಬಳಸಿ ಅನ್ವಯಗೊಂಡಿದೆ, ಯಾವುದು ಸಾಮಾನ್ಯ ಇನ್ವರ್ಟರ್-ಬಾಸಿಡ ಟೈಮ್ ಕಂವರ್ಟರಿಗಿಂತ 3 ರಷ್ಟು ಕಡಿಮೆ ಶಕ್ತಿಯನ್ನು ಉಪಯೋಗಿಸುತ್ತದೆ ಮತ್ತು ವಿವಿಧ ಪ್ರಕ್ರಿಯೆ ಕೋನಗಳಲ್ಲಿ, ಆವರಣ ವೋಲ್ಟೇಜ್ ಮತ್ತು ತಾಪಮಾನ ಬದಲಾವಣೆಗಳ ಮೇಲೆ ವಿಶ್ವಸನೀಯ ಶ್ರೇಣಿಯನ್ನು ನೀಡುತ್ತದೆ. 65nm CMOS ಪುನರ್ ಸಂಶೋಧನೆಯ ಫಲಿತಾಂಶಗಳು ಪ್ರಸ್ತಾಪಿಸಲಾದ ಮೂಲ ಭಾಗವು 116 TOPS/W ಶ್ರೇಷ್ಠ ಶಕ್ತಿ ದಕ್ಷತೆಯನ್ನು, 4 GOPS ವ್ಯವಹಾರ ಮತ್ತು 20 GOPS/mm2 ಪ್ರದೇಶ ದಕ್ಷತೆಯನ್ನು ಅನ್ವಯಗೊಂಡು ಸಾಧಿಸುತ್ತದೆ. ಪ್ರಸ್ತಾಪಿಸಲಾದ ಮೂಲ ಭಾಗವು ಮುಂದಿನ ಕಾಲ ಡೊಮೇನ್ ಅನ್ವಯಕರ್ತನಿಗಿಂತ 2.4 - 47 ರಷ್ಟು ಶಕ್ತಿ ದಕ್ಷತೆಯನ್ನು ಹೆಚ್ಚಿಸಿದೆ.
ಸೋರ್ಸ್: IEEE Xplore
ಸ್ಟೇಟ್ಮೆಂಟ್: ಮೂಲಕ್ಕೆ ಸಂಬಂಧಿಸಿ ಹೊರಬರುವ ಶ್ರೇಷ್ಠ ಪ್ರಕರಣಗಳು ಹಂಚಿಕೊಳ್ಳುವುದು ಸಾರ್ಥಕವಾಗಿದೆ, ಉಳಿತಾಯ ಹೊರತುಪಡಿಸುವಿಕೆ ಇದರಿಂದ ಸಂಪರ್ಕಿಸಿ ಮೂಲಕ ಮುছಿಸಿ.
