Crescens desiderium ad altam praestantiam et efficiens energiarum in acceleratibus rete neurali artificiali (ANN) movit ad amplam varietatem circuituum integratorum specificorum pro applicatione (ASICs). Praeterea, velox dispositio parvorum potentiis IoT dispositiva postulat computatio valde efficientem, quod consequenter urgere necessitatem explorandi implementationes parvi potentiis in diversis dominiis. Hoc scriptum proponit accelerator spatialis unrollatus in tempore qui utitur ultra parvo potentia convertere digitalis-ad-tempus (DTC), dum occupat aream activam 0.201 mm2. Propositus DTC est implementatus per circuitum Laddered, Inverter (LI), qui consumit 3
Fons: IEE-Business Xplore
Declaratio: Respectare originale, bona scripta merentur participari, si infringitur ius contingit contactum ad deletionem.