Automatizētā EKV parametru izvelšanas rīka darbības gaita

Augstas veiktspējas un enerģijas efektivitātes pieaugošais pieprasījums štucera neironu tīklu (ANN) paātrinātājos ir stimulējis plašu specifisku integrēto shēmu (ASIC) izstrādi. Turklāt zemas jaudas IoT ierīču straujais izplatīšanās process prasa ļoti efektīvu aprēķinošanu, kas savukārt aicina izpētīt zemas jaudas aparatūras realizācijas dažādos jomos. Šajā rakstā tiek piedāvāts telpiski atvilkts laika domēna paātrinātājs, kas izmanto ultrazemu jaudas digitālo-laika pārveidotāju (DTC), kam aktīvā zona ir 0,201 mm2. Piedāvātais DTC ir realizēts, izmantojot Ladder, Inverter (LI) shēmu, kas patērē 3  ×  reiz mazāk jaudu nekā parastajiem invertera bāzētiem DTC un nodrošina uzticamu veiktspēju dažādās procesa stūrīšu, piegādes sprieguma un temperatūras variācijas apstākļos. Pēc sintēzes rezultāti 65 nm CMOS rāda, ka piedāvātais pamatkerns sasniedz lielisku enerģijas efektivitāti 116 TOPS/W, caurstrāvi 4 GOPS un laukuma efektivitāti 20 GOPS/mm2. Piedāvātais pamatkerns uzlabo enerģijas efektivitāti par 2,4 - 47  ×  salīdzinājumā ar iepriekšējiem laika domēna paātrinātājiem.

Avots: IEEE Xplore

Paziņojums: Cienīt oriģinālu, labi ieraksti ir vērtīgi dalīties, jādodas sākumā pie ieslodzīšanas drošības uzdevumiem.