Arbejdsgangen for det automatiserede ekstraktionsværktøj til forenklede EKV-parametre

Den stigende efterspørgsel på høj ydeevne og energieffektivitet i acceleratore for kunstige neurale netværk (ANN) har skabt en bred vifte af anvendelsesspecifikke integrerede kredsløb (ASIC). Desuden kræver den hurtige implementering af lavstrøms IoT-enheder højeffektiv beregning, hvilket resulterer i behovet for at undersøge lavstrøms hardwareimplementeringer i forskellige områder. Denne artikel foreslår en rumligt udrullet tidsdomæneaccelerator, der bruger en ultra-lavstrøm digital-til-tid-konverter (DTC), mens den optager et aktivt areal på 0,201 mm2. Den foreslåede DTC er implementeret ved hjælp af et Laddered, Inverter (LI) kredsløb, der forbruger 3  ×  mindre strøm end den konventionelle inverter-baserede DTC og giver pålidelig ydeevne over forskellige processhjørner, spændinger og temperaturvariationer. Resultater efter syntese i 65nm CMOS viser, at den foreslåede kerne opnår en superiør energieffektivitet på 116 TOPS/W, en gennemstrømning på 4 GOPS og en arealeffektivitet på 20 GOPS/mm2. Den foreslåede kerne forbedrer energieffektiviteten med 2,4 - 47  ×  sammenlignet med tidligere tidsdomæneacceleratore.

Kilde: IEE-Business Xplore

Erklæring: Respektér det originale, godt indhold fortjener at deles, hvis der sker krænkelse kontakt os for sletning.