Arbeidsflyten for det automatiske ekstraksjonsverktøyet for forenklet EKV-parametre

Den økende etterspørselen etter høy ytelse og energieffektivitet i kunstige nevrale nettverk (ANN) akseleratorer har drivet en rekke anvendelsesspesifikke integrerte kretser (ASICs). I tillegg krever den raske implementeringen av lavt strømforbruk IoT-enheter høyt effektivt beregning, noe som dermed fører til behovet for å utforske lavstrøms hardwarerealiseringer i ulike domener. Denne artikkelen foreslår en romlig utrullet tidsdomens akselerator som bruker en ultra-lavstrøms digital-til-tids-konverter (DTC) mens den dekker et aktivt areal på 0,201 mm2. Den foreslåtte DTC er implementert ved hjelp av en trappet, inverter (LI)-krets, som forbruker 3  ×  mindre strøm enn den konvensjonelle inverterbaserte DTC og gir pålitelig ytelse over ulike prosesshjørner, spenningsforsyninger og temperatursvingninger. Post-synteseresultater i 65nm CMOS viser at det foreslåtte kjernen oppnår en superiær energieffektivitet på 116 TOPS/W, en gjennomstrømning på 4 GOPS, og en arealeffektivitet på 20 GOPS/mm2. Den foreslåtte kjernen forbedrer energieffektiviteten med 2,4 - 47  ×  sammenlignet med tidligere tidsdomens akseleratorer.

Kilde: IEE-Business Xplore

Erklæring: Respekt for originaliteten, godartede artikler fortjener å deles, ved infringement kontakt for sletting.