El flujo de trabajo de la herramienta de extracción automatizada para parámetros EKV simplificados

La creciente demanda de alto rendimiento y eficiencia energética en los aceleradores de Redes Neuronales Artificiales (ANN) ha impulsado una amplia gama de circuitos integrados específicos para aplicaciones (ASICs). Además, la rápida implementación de dispositivos IoT de bajo consumo requiere un cómputo altamente eficiente, lo que a su vez urge la necesidad de explorar implementaciones de hardware de bajo consumo en diferentes dominios. Este artículo propone un acelerador desenrollado espacialmente en el dominio del tiempo que utiliza un convertidor digital a tiempo (DTC) de ultra bajo consumo mientras ocupa un área activa de 0,201 mm2. El DTC propuesto se implementa utilizando un circuito Escalera, Inversor (LI), que consume 3  ×  menos energía que el DTC convencional basado en inversores y proporciona un rendimiento confiable en diferentes esquinas de proceso, voltajes de suministro y variaciones de temperatura. Los resultados post-síntesis en CMOS de 65nm muestran que el núcleo propuesto logra una superior eficiencia energética de 116 TOPS/W, un rendimiento de 4 GOPS y una eficiencia de área de 20 GOPS/mm2. El núcleo propuesto mejora la eficiencia energética en 2.4 - 47  ×  en comparación con los aceleradores de dominio de tiempo anteriores.

Fuente: IEE-Business Xplore

Declaración: Respetar el original, artículos buenos merecen ser compartidos, si hay infracción por favor contacte para eliminar.