Il flusso di lavoro dello strumento di estrazione automatica per parametri EKV semplificati

La crescente domanda di alte prestazioni ed efficienza energetica negli acceleratori di reti neurali artificiali (ANN) ha spinto lo sviluppo di una vasta gamma di circuiti integrati specifici per applicazioni (ASIC). Inoltre, la rapida diffusione di dispositivi IoT a basso consumo richiede un calcolo altamente efficiente, il che porta alla necessità di esplorare implementazioni hardware a basso consumo in diversi settori. Questo articolo propone un acceleratore nello spazio srotolato nel dominio del tempo che utilizza un convertitore digitale-tempo (DTC) ultra-basso consumo mentre occupa un'area attiva di 0,201 mm². Il DTC proposto è implementato utilizzando un circuito a scale invertenti (LI), che consuma 3  ×  meno potenza rispetto al DTC basato su invertenti convenzionale e offre prestazioni affidabili in diverse condizioni di processo, tensione di alimentazione e variazioni di temperatura. I risultati post-sintesi in CMOS a 65 nm mostrano che il nucleo proposto raggiunge un'eccellente efficienza energetica di 116 TOPS/W, una portata di 4 GOPS e un'efficienza di area di 20 GOPS/mm². Il nucleo proposto migliora l'efficienza energetica del 2,4 - 47  ×  rispetto agli acceleratori nel dominio del tempo precedenti.

Fonte: IEE-Business Xplore

Dichiarazione: Rispettare l'originale, gli articoli di qualità meritano di essere condivisi, in caso di violazione dei diritti d'autore si prega di contattare per la cancellazione.