Alur kerja alat ekstraksi otomatis untuk parameter EKV yang disederhanakan

Permintaan yang semakin meningkat untuk kinerja tinggi dan efisiensi energi dalam Akselerator Jaringan Neuron Buatan (ANN) telah mendorong berbagai rangkaian terintegrasi khusus aplikasi (ASIC). Selain itu, penyebaran cepat perangkat IoT rendah daya membutuhkan komputasi yang sangat efisien, yang pada akhirnya mendorong kebutuhan untuk mengeksplorasi implementasi hardware rendah daya di berbagai domain. Makalah ini mengusulkan akselerator domain waktu yang dilapisi secara spasial yang menggunakan konverter digital-ke-waktu (DTC) ultra-rendah daya sambil menempati area aktif sebesar 0,201 mm2. DTC yang diusulkan diimplementasikan menggunakan sirkuit Laddered, Inverter (LI), yang mengonsumsi 3  ×  daya lebih sedikit dibandingkan dengan DTC berbasis inverter konvensional dan memberikan kinerja yang andal di berbagai sudut proses, tegangan suplai, dan variasi suhu. Hasil pasca-sintesis dalam CMOS 65nm menunjukkan bahwa inti yang diusulkan mencapai efisiensi energi superior sebesar 116 TOPS/W, throughput 4 GOPS, dan efisiensi area 20 GOPS/mm2. Inti yang diusulkan meningkatkan efisiensi energi sebesar 2,4 - 47  ×  dibandingkan dengan akselerator domain waktu sebelumnya.

Sumber: IEEE Xplore

Pernyataan: Hormati aslinya, artikel bagus layak dibagikan, jika ada pelanggaran hak cipta silakan hubungi untuk menghapus.