Ang workflow sa automatikong ekstraksyon tool para sa simplified EKV parameters

Ang pagtaas sa pangangailangan para sa mataas na performance ug energy efficiency sa mga Artificial Neural Networks (ANNs) accelerators miyakha usa ka malayon nga klase sa application-specific integrated circuits (ASICs). Bukod pa, ang matang-ang pag-implementar sa low-power IoT devices nagkinahanglan og dako nga efficient computing, nga isip resulta naghuhumulos sa kinahanglan sa pag-explore sa low-power hardware implementations sa uban-uban nga domain. Ang paper niini nagproposa og spatially unrolled time-domain accelerator nga gigamit og ultra-low-power digital-to-time converter (DTC) habang occupant og aktibo nga area nga 0.201 mm2. Ang proposed DTC implementado gamit ang Laddered, Inverter (LI) circuit, nga consume 3  ×  less power kaysa sa conventional inverter-based DTC ug naghatag og reliable performance sa uban-uban nga process corners, supply voltages, ug temperature variations. Post-synthesis results sa 65nm CMOS mibangon nga ang proposed core nakamit og superior energy efficiency nga 116 TOPS/W, throughput nga 4 GOPS, ug area efficiency nga 20 GOPS/mm2. Ang proposed core migamit sa energy efficiency nga 2.4 - 47  ×  kumpara sa prior time-domain accelerators.

Source: IEEE Xplore

Statement: Respect the original, good articles worth sharing, if there is infringement please contact delete.