De workflow van het automatische extractietool voor vereenvoudigde EKV-parameters

De toenemende vraag naar hoge prestaties en energie-efficiëntie in kunstmatige neurale netwerken (ANNs) accelerators heeft een breed scala aan toepassings-specifieke geïntegreerde schakelingen (ASICs) aangedreven. Daarnaast vereist de snelle implementatie van lage-energie IoT-apparaten zeer efficiënte berekeningen, wat resulteert in de noodzaak om lage-energie hardware-implementaties in verschillende domeinen te onderzoeken. Dit artikel stelt een spatiaal uitgevouwen tijd-domein accelerator voor die gebruik maakt van een ultra-lage-energie digitale-naar-tijd-converter (DTC), terwijl het een actief oppervlak van 0,201 mm² inneemt. De voorgestelde DTC is geïmplementeerd met behulp van een Laddered, Inverter (LI) circuit, dat 3  ×  minder energie verbruikt dan de conventionele inverter-gebaseerde DTC en biedt betrouwbare prestaties over verschillende proceshoeken, spanningen en temperatuurvariaties. Post-synthese resultaten in 65nm CMOS tonen aan dat de voorgestelde kern een superieure energie-efficiëntie van 116 TOPS/W, een doorvoer van 4 GOPS en een area-efficiëntie van 20 GOPS/mm² bereikt. De voorgestelde kern verbetert de energie-efficiëntie met 2,4 - 47  ×  ten opzichte van eerdere tijd-domein accelerators.

Bron: IEEE Xplore

Verklaring: Respecteer het oorspronkelijke, goede artikelen zijn de gedeeld, indien er een inbreuk is neem dan contact op voor verwijdering.