O fluxo de trabalho da ferramenta automatizada de extração de parâmetros EKV simplificados

A crescente demanda por alto desempenho e eficiência energética em aceleradores de Redes Neurais Artificiais (ANNs) tem impulsionado uma ampla gama de circuitos integrados específicos para aplicações (ASICs). Além disso, a rápida implementação de dispositivos IoT de baixa potência requer computação altamente eficiente, o que, como resultado, estimula a necessidade de explorar implementações de hardware de baixa potência em diferentes domínios. Este artigo propõe um acelerador no domínio do tempo espacialmente desenrolado que utiliza um conversor digital-para-tempo (DTC) de ultra-baixa potência, ocupando uma área ativa de 0,201 mm². O DTC proposto é implementado usando um circuito Laddered, Inverter (LI), que consome 3  ×  menos potência do que o DTC convencional baseado em inversor e oferece desempenho confiável em diferentes cantos de processo, tensões de alimentação e variações de temperatura. Os resultados pós-síntese em CMOS de 65nm mostram que o núcleo proposto alcança uma eficiência energética superior de 116 TOPS/W, uma taxa de transferência de 4 GOPS e uma eficiência de área de 20 GOPS/mm². O núcleo proposto melhora a eficiência energética em 2,4 - 47  ×  em comparação com aceleradores no domínio do tempo anteriores.

Fonte: IEE-Business Xplore

Declaração: Respeite o original, artigos bons valem a pena ser compartilhados, se houver violação dos direitos autorais entre em contato para excluir.