Mfano wa kazi wa zana ya kutokomeza kwa ajili ya kupunguza vipengele vya EKV

Uongofu wa kufikiaji katika muktadha wa juu na ufanisi wa nishati katika mikusanyiko ya mtandao wa neuron (ANN) imekubalika kwa utaratibu wa vitoleo vya kutegemea (ASICs). Pia, uzinduzi wa haraka wa vifaa vya IoT vya chini ya nguvu unahitaji upanuzi wa ufanisi wa hisabati, ambayo kama matokeo inasukuma hitaji wa kutafuta matumizi ya hardware yenye chini ya nguvu katika viwango mbalimbali. Hii karatasi inatekeleza kitengeneza cha kuzuia muda kilicholeta kutumia digital-to-time converter (DTC) yenye chini ya nguvu sana, huku kinachohitaji eneo linayotumika la 0.201 mm2. DTC iliyopendekezwa imeundwa kwa kutumia mkurugenzi wa Laddered, Inverter (LI), ambayo hutumia nguvu chache zaidi kwa sababu ya ×  zaidi ya DTC yenyewe na inatoa maendeleo muhimu katika viwango mbalimbali vya mchakato, nguvu za umeme, na mabadiliko ya joto. Matokeo baada ya synthesis katika CMOS 65nm inadai kuwa mfumo uliohitajika unaunda ufanisi wa nishati bora wa 116 TOPS/W, kupitia GOPS 4, na ufanisi wa eneo wa 20 GOPS/mm2. Kiatu kilichopendekezwa kinajitolea ufanisi wa nishati wa 2.4 - 47  ×  kutokana na time-domain accelerators za zamani.

Chanzo: IEE-Business Xplore

Maoni: Heshimu tafsiri, maudhui yazuri yanayostahimili kuhamishwa, ikiwa kuna upweke tafadhali wasiliana kuondoka.