Der Arbeitsablauf des automatischen Extraktionswerkzeugs für vereinfachte EKV-Parameter

Die steigende Nachfrage nach hoher Leistung und Energieeffizienz in künstlichen neuronalen Netzwerken (KNN) beschleunigt eine breite Palette an anwendungsspezifischen integrierten Schaltkreisen (ASICs). Darüber hinaus erfordert die schnelle Bereitstellung von energieeffizienten IoT-Geräten hoch effizientes Rechnen, was die Notwendigkeit zur Erforschung energieeffizienter Hardware-Implementierungen in verschiedenen Bereichen unterstreicht. Dieses Papier schlägt einen räumlich entrollten zeitdomänenbasierten Beschleuniger vor, der einen ultra-niedrigenergieverbrauchenden Digital-to-Time-Wandler (DTC) verwendet und eine aktive Fläche von 0,201 mm² einnimmt. Der vorgeschlagene DTC wird mit einem Laddered, Inverter (LI)-Schaltkreis implementiert, der 3  ×  weniger Energie als der herkömmliche Inverter-basierte DTC verbraucht und zuverlässige Leistung bei verschiedenen Prozesswinkeln, Versorgungsspannungen und Temperaturvariationen bietet. Die Ergebnisse nach der Synthese in 65nm CMOS zeigen, dass der vorgeschlagene Kern eine überlegene Energieeffizienz von 116 TOPS/W, eine Durchsatzrate von 4 GOPS und eine Flächeneffizienz von 20 GOPS/mm² erreicht. Der vorgeschlagene Kern verbessert die Energieeffizienz um 2,4 - 47  ×  im Vergleich zu früheren zeitdomänenbasierten Beschleunigern.

Quelle: IEE-Business Xplore

Erklärung: Achten Sie auf den Originaltext, gute Artikel sind es wert geteilt zu werden, falls es eine Verletzung geistigen Eigentums gibt, kontaktieren Sie uns bitte zum Löschen.