Delovni postopek avtomatskega izvlečka za poenostavljene EKV parametre

Naraščajoča povpraševanje po visokih zmogljivostih in energetski učinkovitosti pospeševalnikov umetnih nevronskih mrež (ANN) je spodbudila širok spekter specifičnih integriranih čipov (ASIC). Poleg tega hitro razširjanje nizev-močnih naprav za stvari (IoT) zahteva zelo učinkovito računanje, kar spodbuja potrebo po raziskovanju nizev-močnih implementacij strojne opreme v različnih področjih. Ta članek predlaga prostorsko raztegnjen pospeševalnik v časovnem domeni, ki uporablja ultra-nizev-močni digitalno-časovni pretvornik (DTC), ki zaseda aktivno površino 0,201 mm2. Predlagani DTC je implementiran z uporabo občutljivega inverternega (LI) kroga, ki porabi 3  ×  manj moči kot konvicionalni inverterni DTC in zagotavlja zanesljivo delovanje na različnih procesnih kotih, napajalnih napetostih in temperaturnih variacijah. Rezultati po sintezi v 65nm CMOS kažejo, da doseže predlagan jedro izjemno energijsko učinkovitost 116 TOPS/W, skozi 4 GOPS in površinsko učinkovitost 20 GOPS/mm2. Predlagan jedro izboljša energijsko učinkovitost za 2.4 - 47  ×  v primerjavi s prejšnjimi pospeševalniki v časovnem domeni.

Vir: IEEE Xplore

Izjava: Spoštujte izvirnike, dobre članke je vredno deliti, če pride do kršitve avtorskih pravic, se obvestite z brisanjem.