Ang workflow ng automated extraction tool para sa simplified EKV parameters

Ang lumalaking pangangailangan para sa mataas na pamantayan at epektibong paggamit ng enerhiya sa mga pabilisang Artificial Neural Networks (ANNs) ay nagdulot ng malawakang aplikasyon ng mga application-specific integrated circuits (ASICs). Bukod dito, ang mabilis na pagpapakalat ng mga low-power IoT device ay nangangailangan ng napakaepektibong kompyutasyon, na nagresulta sa pangangailangan na suriin ang mga low-power hardware implementation sa iba't ibang larangan. Ang papel na ito ay nagpopropona ng isang spatially unrolled time-domain accelerator na gumagamit ng ultra-low-power digital-to-time converter (DTC) habang may aktibong lugar na 0.201 mm2. Ang inipinoproposong DTC ay ipinapatupad gamit ang Laddered, Inverter (LI) circuit, na kumokonsumo ng 3  ×  mas kaunti na lakas kaysa sa tradisyonal na inverter-based DTC at nagbibigay ng mapagkakatiwalaang pamamahagi sa iba't ibang proseso ng sulok, supply voltages, at pagbabago ng temperatura. Ang resulta pagkatapos ng synthesis sa 65nm CMOS ay nagpapakita na ang inipinoproposong core ay nakakamit ng mas mataas na epektibong paggamit ng enerhiya na 116 TOPS/W, throughput na 4 GOPS, at area efficiency na 20 GOPS/mm2. Ang inipinoproposong core ay sumusunod sa 2.4 - 47  ×  kumpara sa dating time-domain accelerators.

Source: IEE-Business Xplore

Statement: Respetuhin ang orihinal, mahusay na mga artikulo na karapat-dapat na i-share, kung may paglabag sa copyright pakiusap ilabas.