Работниот процес на автоматизираната алатка за поедноставно извлекување на параметри EKV

Зголемувањето на барањето за високи перформанси и енергетска ефикасност во акселераторите на уметните невронски мрежи (ANNs) ја стимулирало широка палета на специфични интегрални схеми (ASICs). Освен тоа, брзата инсталација на уреди со ниски потрошици на енергија за Интернет на работна телекомуникација (IoT) бара високо ефикасно пресметување, што резултира со потребата да се истражат имплементации на хардвер со ниски потрошици на енергија во различни области. Овој труд предлажа просторно размотен временски акселератор кој користи конвертер од цифри на време (DTC) со ултра-низоки потрошици на енергија, додека заема активна површина од 0,201 мм². Предложената DTC е имплементирана со користење на лесен инвертор (LI) схема, која потрошуваме 3  ×  менее енергија од стандардната DTC базирана на инвертор и обезбедува надежни перформанси при различни услови на процес, напон на заедничка подложина и варијации на температура. Резултатите по синтеза во 65nm CMOS покажуваат дека предложената јадерна достигнува надворешна енергетска ефикасност од 116 TOPS/W, капацитет од 4 GOPS и ефикасност на површина од 20 GOPS/мм². Предложената јадерна подобрува енергетската ефикасност за 2,4 - 47  ×  спротивно на претходните временски акселератори.

Извор: IEEE Xplore

Изјава: Почитувајте оригиналот, добри статьии се вредни за споделување, ако постои нарушение на авторските права се јавете за избришување.