Pengisian Kapasitor

Setiap kali kita menyambungkan kapasitor yang tidak bermuatan atau sebahagian bermuatan dengan sumber voltan yang voltannya lebih daripada voltan kapasitor (dalam kes kapasitor sebahagian bermuatan), ia menerima muatan dari sumber dan voltan di seberang kapasitor meningkat secara eksponensial sehingga menjadi sama dan bertentangan dengan voltan sumber.

Mari kita sambungkan satu kapasitor dengan kapasitansi C dalam siri dengan resistor dengan rintangan R. Kami juga menyambungkan kombinasi siri ini kapasitor dan resistor dengan bateri dengan voltan V melalui switch dorong S.
Mari kita andaikan kapasitor itu pada mulanya tidak bermuatan. Apabila kita tekan switch, kerana kapasitor tidak bermuatan, tiada voltan yang dibangunkan di seberang kapasitor, maka kapasitor akan bertindak sebagai litar pendek. Pada masa itu, muatan hanya mula berkumpul di kapasitor. Arus melalui litar hanya akan terhad oleh rintangan R.

Oleh itu, arus awal adalah V/R. Kini, secara beransur-ansur voltan dibangunkan di seberang kapasitor, dan voltan yang dibangunkan ini bertentangan dengan polariti bateri. Akibatnya, arus dalam litar beransur-ansur berkurang. Apabila voltan di seberang kapasitor menjadi sama dan bertentangan dengan voltan bateri, arus menjadi sifar. Voltan secara beransur-ansur meningkat di seberang kapasitor semasa pengisian. Mari kita pertimbangkan kadar peningkatan voltan di seberang kapasitor adalah dv/dt pada mana-mana ketika t. Arus melalui kapasitor pada ketika itu ialah

Dengan menggunakan, Hukum Voltan Kirchhoff, dalam litar pada ketika itu, kita boleh menulis,

Dengan mengintegrasikan kedua-dua sisi, kita mendapatkan,

Kini, pada masa menyalakan litar, voltan di seberang kapasitor adalah sifar. Ini bermaksud, v = 0 pada t = 0.
Dengan memasukkan nilai-nilai ini ke dalam persamaan di atas, kita mendapatkan

Selepas mendapatkan nilai A, kita boleh menulis semula persamaan di atas sebagai,



Kini, kita tahu bahawa,

Ini adalah ungkapan arus pengisian I, semasa proses pengisian.
Arus dan voltan kapasitor semasa pengisian ditunjukkan di bawah.

Di dalam rajah di atas, Io adalah arus awal kapasitor apabila ia pada mulanya tidak bermuatan semasa menyalakan litar dan Vo adalah voltan akhir selepas kapasitor sepenuhnya bermuatan.
Dengan memasukkan t = RC ke dalam ungkapan arus pengisian (seperti yang diperoleh di atas), kita mendapatkan,

Oleh itu, pada masa t = RC, nilai arus pengisian menjadi 36.7% daripada arus pengisian awal (V / R = Io) apabila kapasitor sepenuhnya tidak bermuatan. Masa ini dikenali sebagai tetapan masa litar kapasitif dengan nilai kapasitansi C farad bersama-sama dengan rintangan R ohm dalam siri dengan kapasitor. Nilai voltan yang dibangunkan di seberang kapasitor tersebut pada tetapan masa ialah

Di sini Vo adalah voltan yang akhirnya dibangunkan di seberang kapasitor selepas kapasitor sepenuhnya bermuatan dan ia sama dengan voltan sumber (V = Vo).

Sumber: Electrical4u.

Pernyataan: Hormati asal, artikel yang baik patut dikongsi, jika terdapat pelanggaran hak cetak silakan hubungi untuk dihapus.