افزایش عملکرد انویرتر با استفاده از فناوری PWM با فرکانس بالا
با افزایش تقاضا برای کنترل دقیق در فرآیندهای صنعتی، تکنولوژی پالس-عرض ضربه (PWM) سنتی دچار مشکل شده است تا نیازهای عملکرد پویای بالا و کم کردن تحریکات هارمونیک را برآورده کند. در مقابل، تکنولوژی PWM با فرکانس بالا با افزایش فرکانس حامل، کیفیت موج خروجی را بهبود میبخشد و هارمونیکهای سیستم را کاهش میدهد، بنابراین عملکرد انواعارسانها را بهینه میکند. بنابراین، تعادل بین کارایی سیستم و قابلیت اطمینان در زمان استفاده از تکنولوژی PWM با فرکانس بالا به جنبه مهمی در توسعه تکنولوژی انواعارسان تبدیل شده است.
1. نظریه اساسی و ویژگیهای فنی PWM با فرکانس بالا
تکنولوژی PWM هسته تکنیک کنترل الکتریکی در سیستمهای انواعارسان برای تنظیم ولتاژ و فرکانس است. این تکنولوژی با مقایسه سیگنالهای مرجع با سیگنالهای حامل، دنبالههای پالسی تولید میکند و از این دنبالههای پالسی برای کنترل حالتهای تغییر وضعیت دستگاههای توان استفاده میکند، بنابراین کنترل دقیق تامین توان به بار را انجام میدهد. در کنترل انواعارسان، دوره کار D PWM میتواند نسبت به دامنه موج مرجع Vref و دامنه موج حامل Vtri به صورت زیر بیان شود:
نسبت مدولاسیون m به عنوان نسبت دامنه موج مرجع به دامنه موج حامل تعریف میشود. این نسبت مستقیماً بر مقدار موثر و ویژگیهای هارمونیک ولتاژ خروجی تأثیر میگذارد. عبارت این نسبت به صورت زیر است:
فرکانس حامل fc به فرکانس موج مثلثی اشاره دارد که برای تولید سیگنال PWM استفاده میشود. این مقدار مستقیماً بر سرعت پاسخ پویای سیستم و توزیع هارمونیکهای خروجی تأثیر میگذارد. نسبت فرکانس N به عنوان نسبت فرکانس حامل به فرکانس موج مرجع، به صورت زیر بیان میشود:
که در آن فرکانس موج مرجع است. تکنولوژی PWM با فرکانس بالا معمولاً به تکنیکهای کنترل PWM با فرکانس حامل بیش از 10 kHz اشاره دارد. در انواعارسانهای مدرن، با بهبود مداوم عملکرد دستگاههای توان، فرکانسهای حامل به 20 kHz یا حتی بیشتر رسیدهاند. با افزایش فرکانس حامل، مولفههای هارمونیک خروجی به محدوده فرکانس بالاتر منتقل میشوند، که تسهیل میکند فیلتر کردن بعدی و کاهش مؤثر نویز و ارتعاش موتور.
آزمایشها نشان میدهند که افزایش فرکانس حامل از 5 kHz به 20 kHz میتواند نویز موتور را 12–15 dB کاهش دهد و افزایش دما را 5–8 °C کاهش دهد. با افزایش فرکانس حامل، موج خروجی PWM به طور نزدیکتر به یک موج سینوسی ایدهآل تقریب مییابد و THD کلی (Total Harmonic Distortion) به طور قابل توجهی کاهش مییابد. در فرکانس حامل 20 kHz، THD ولتاژ خروجی انواعارسان به حدود 5% کاهش مییابد، که به طور قابل توجهی بهتر از 8%–12% معمول در تکنیکهای PWM با فرکانس پایین است. علاوه بر این، PWM با فرکانس بالا مزایایی مانند پاسخ پویای سریعتر و دقت کنترل بالاتر را ارائه میدهد.
2. چالشهای کلیدی در اجرای PWM با فرکانس بالا و روشهای حل آنها
2.1 تلفات سوئیچینگ بالا و روشهای کاهش آنها
مشکل برجسته در تکنولوژی PWM با فرکانس بالا افزایش تند تلفات سوئیچینگ است. چون تلفات سوئیچینگ دستگاههای توان متناسب با فرکانس سوئیچینگ است، عملیات با فرکانس بالا منجر به کاهش کارایی سیستم و افزایش نیاز به مدیریت حرارتی میشود. تلفات سوئیچینگ Psw یک ماژول IGBT (Insulated-Gate Bipolar Transistor) میتواند به صورت زیر مدلسازی شود:
که در آن و به ترتیب تلفات انرژی روشن و خاموش هستند؛ Err انرژی بازیابی معکوس است؛ Vdc ولتاژ DC واقعی است؛ ولتاژ مرجع است؛ جریان واقعی است؛ و Iref جریان مرجع است.
برای کاهش تلفات سوئیچینگ، میتوان از روشهای زیر استفاده کرد:
اول، استفاده از دستگاههای توان پیشرفته مانند SiC MOSFETs (Silicon Carbide Metal-Oxide-Semiconductor Field-Effect Transistors)، که خصوصیات سوئیچینگ بهتری نسبت به IGBTهای سنتی دارند؛
دوم، بهینهسازی طراحی مدار درایور با استفاده از تکنیکهای دو شیب برای تنظیم مقاومت درایور به صورت پویا در طول تغییر وضعیت سوئیچینگ، به منظور تعادل بین سرعت سوئیچینگ و تداخل الکترومغناطیسی (EMI)؛
در نهایت، پیادهسازی تکنیکهای سوئیچینگ نرم، مانند توپولوژیهای ZVS (Zero-Voltage Switching) یا ZCS (Zero-Current Switching)، برای کاهش قابل توجه تلفات سوئیچینگ.
2.2 تأثیر زمان مرگ و روشهای جبران آن
در عملیات PWM با فرکانس بالا، اگرچه زمان مرگ مطلق ثابت میماند، نسبت آن نسبت به دوره سوئیچینگ افزایش مییابد، که این تأثیر زمان مرگ را بیشتر میکند. این میتواند منجر به تحریف ولتاژ خروجی، کاهش عملکرد در سرعتهای پایین و افزایش نوسان گشتاور شود. برای کاهش مؤثر این مشکلات، از الگوریتمهای جبران زمان مرگ استفاده میشود، که به صورت زیر بیان میشود:
3 طرح پیادهسازی تکنولوژی PWM با فرکانس بالا بر اساس FPGA
3.1 طراحی معماری سیستم
کنترل PWM با فرکانس بالا نیازهای بیشتری برای عملکرد زنده و دقت کنترل پلتفرمهای محاسباتی دارد. پردازندههای سیگنال دیجیتال (DSP) سنتی معمولاً با محدودیتهایی مانند نقص توان محاسباتی و تاخیر قابل توجه مواجه میشوند. در مقابل، FPGAها به دلیل قابلیتهای پردازش موازی و انعطافپذیری پیادهسازی سختافزاری بهتر برای چنین کاربردهایی مناسبتر هستند.
معماری کلی سیستم کنترل PWM با فرکانس بالا بر اساس FPGA شامل چهار ماژول اصلی است: واحد کنترل اصلی، واحد تولید PWM، واحد پردازش سیگنالهای بازخورد و واحد محافظت. به طور خاص:
واحد کنترل اصلی: اجرای الگوریتمهای کنترل حلقه بسته مانند حلقه سرعت، جریان و موقعیت؛
واحد تولید PWM: مسئول تولید موجهای PWM با دقت بالا و مدیریت کنترل زمان مرگ؛
واحد پردازش سیگنالهای بازخورد: مدیریت جمعآوری و پیشپردازش سیگنالهایی مانند جریان، ولتاژ و موقعیت؛
واحد محافظت: تشخیص و واکنش به خطاهایی مانند جریان بیش از حد، ولتاژ بیش از حد و دمای بیش از حد برای اطمینان از ایمنی سیستم.
سیستم از طراحی ماژولی بهره میبرد، با اتصال ماژولهای عملکردی از طریق رابطهای استاندارد. در داخل FPGA، از معماری دو دامنهی ساعتی استفاده میشود: الگوریتمهای کنترل در دامنهی ساعتی با فرکانس پایین عمل میکنند تا مصرف منابع را کاهش دهند، در حالی که واحد تولید PWM در دامنهی ساعتی با فرکانس بالا عمل میکند تا زمانبندی دقیق و دقت بالا را تضمین کند.
3.2 بهینهسازی و پیادهسازی الگوریتم کنترل PWM
برای دستیابی به کنترل PWM با فرکانس بالا با عملکرد بالا، الگوریتم SVPWM (Space Vector Pulse Width Modulation) سنتی با معرفی یک الگوریتم کنترل PWM بهبود یافته به صورت زیر بهینه میشود:
که در آن Ta زمان هدایت ساقه بالایی فاز A است؛ vα و vβ مولفههای ولتاژ مرجع در سیستم مختصات α-β هستند. این الگوریتم در FPGA با استفاده از معماری لولهای پیادهسازی میشود، محاسبات مثلثاتی پیچیده را به عملیات خطی ساده تبدیل میکند. این کار به طور قابل توجهی تاخیر محاسباتی را کاهش میدهد و اجرای یک دورهای را ممکن میسازد. برای بهینهسازی کنترل زمان مرگ، از استراتژی جبران زمان مرگ سازگار استفاده میشود.
3.3 تست و تحلیل عملکرد سیستم
برای ارزیابی برتری طرح پیشنهادی پیادهسازی PWM با فرکانس بالا (از این به بعد "طرح پیشنهادی" نامیده میشود)، آن را با یک پیادهسازی معمولی بر اساس DSP (از این به بعد "طرح معمولی" نامیده میشود) مقایسه میکنیم. پلتفرم تست بر اساس FPGA Xilinx Artix-7 و DSP TMS320F28379D ساخته شده و از توپولوژیهای مداری و ماژولهای توان یکسان (1200 V/50 A SiC MOSFET) استفاده میکند. معیارهای عملکرد شامل THD (Total Harmonic Distortion) ولتاژ خروجی، زمان پاسخ پویا، عامل توان و کارایی سیستم است. هر تست سه بار تکرار میشود و نتایج میانگین گرفته میشوند تا اطمینان حاصل شود.
همانطور که در جدول 1 نشان داد
