Verbetering van omvormerprestasies met hoë-frekwensie PWM tegnologie
Gesteld die vraag na presiese beheer in industriële prosesse styg voortdurend, worstel tradisionele Pulse-Breedte Modulasie (PWM) tegnologie om aan die vereistes vir hoë dinamiese prestasie en lae harmoniese distorsie te voldoen. In teenstelling hiermee verhoog hoëfrequentie PWM-tegnologie die kwaliteit van die uitvoerwaving en verminder stelselharmoniese deur die dragfrekwensie te verhoog, wat die prestasie van omvormers optimaliseer. Gevolglik het die balansering van stelsel doeltreffendheid en betroubaarheid wanneer hoëfrequentie PWM-tegnologie toegepas word, 'n kritieke aspek van omvormer tegnologie-ontwikkeling geword.
1. Basiese Teorie en Tegniese Kenmerke van Hoëfrequentie PWM
PWM-tegnologie is die kernmetode wat in elektriese beheerstelsels van omvormers gebruik word om spanning en frekwensie te reguleer. Dit genereer pulseringsrye deur verwysingsignale met dragersignale te vergelyk en gebruik hierdie pulseringsrye om die skakeltoestande van kragtoestelle te beheer, waarmee presiese beheer oor die kragverskaffing aan die belasting behaal word. In omvormerbeheer kan die plooihoogte D van PWM in verhouding tot die amplitudo van die verwysingwaving Vref en die amplitudo van die dragersignaal Vtri as volg uitgedruk word:
Die modulasieverhouding m word gedefinieer as die verhouding van die amplitudo van die verwysingwaving tot die amplitudo van die dragersignaal. Dit beïnvloed direk die effektiewe waarde en harmoniese kenmerke van die uitvoerspanning. Die uitdrukking vir hierdie verhouding is:
Die dragerfrekwensie fc verwys na die frekwensie van die driehoekswaving wat gebruik word om die PWM-signal te genereer. Sy waarde beïnvloed direk die stelsel se dinamiese reaksiesnelheid en die verspreiding van die uitvoerharmoniese. Die frekwensieverhouding N word gedefinieer as die verhouding van die dragerfrekwensie tot die frekwensie van die verwysingwaving, uitgedruk as:
waar die frekwensie van die verwysingwaving is. Hoëfrequentie PWM-tegnologie verwys algemeen na PWM-beheermetodes met 'n dragerfrekwensie wat meer as 10 kHz oorskry. In moderne omvormers, met kontinue verbeteringe in die prestasie van kragtoestelle, het dragerfrekwensies 20 kHz of selfs hoër bereik. Deur die dragerfrekwensie te verhoog, word die uitvoerharmoniese komponente na hoër frekwensiebereike geskuif, wat verdere filtering fasiliteer en motorherrie en -trilling effektief verminder.
Eksperimente wys dat die verhoging van die dragerfrekwensie van 5 kHz na 20 kHz motorherrie kan verminder met 12–15 dB en temperatuurstygting met 5–8 °C. Soos die dragerfrekwensie verhoog, nader die PWM-uitvoerwaving meer na 'n ideale sinuswaving, en die totale harmoniese distorsie (THD) word beduidend verminder. By 'n dragerfrekwensie van 20 kHz daal die THD van die omvormeruitvoerspanning tot ongeveer 5%, wat beter is as die 8%–12% tipies van laefrekwensie PWM-tegnieke. Verder bied hoëfrequentie PWM voordele soos snellere dinamiese reaksie en hoër beheernauwkeurigheid.
2. Kardinale Uitdagings by die Implementering van Hoëfrequentie PWM en Hul Oplossings
2.1 Hoë Skakelverliese en Verminderingstegnieke
Die mees prominente kwessie met hoëfrequentie PWM-tegnologie is die skerp toename in skakelverliese. Aangesien die skakelverliese van kragtoestelle eweredig is aan die skakelfrekweensie, lei hoëfrequentiebedryf tot verminderde stelseldoeltreffendheid en verhoogde eise op termiese bestuur. Die skakelverlies Psw van 'n enkele Geïsoleerde-Gate Bipolaire Transistor (IGBT) module kan gemodelleer word as volg:
waar en respektiewelik die inskakel- en uitskakelenergieverliese is; Err is die omkeerherstelenergie; Vdc is die werklike DC-busspanning; is die verwysingspanning; is die werklike stroom; en Iref is die verwysingstroom.
Om skakelverliese te onderdruk, kan die volgende maatreëls aangewend word:
Eerstens, gebruik gevorderde kragtoestelle soos Silisium-Karbide Metalliese-Oxide-Semi-gelei Veld-effektransistore (SiC MOSFETs), wat beter skakelkenmerke bied as konvensionele IGBTs;
Tweedens, optimaliseer die poortbestuurdersirkelontwerp deur dubbele-helling bestuursmetodes te gebruik om die poortweerstand gedurende skakeloversgangs dinamies te verstel, wat skakelsnelheid en elektromagnetiese interferensie (EMI) balanseer;
Laastens, implementeer sagte-skakeltegnieke, soos nul-spanningskakeling (ZVS) of nul-stroomskakeling (ZCS) topologies, om skakelverliese beduidend te verminder.
2.2 Doodtydseffek en Vergoedingstegnieke
Onder hoëfrequentie PWM-bedryf, alhoewel die absolute doodtyd konstant bly, neem sy proporsie relatief tot die skakelperiode toe, wat die doodtydseffek meer uitgesproke maak. Dit kan lei tot uitvoerspanningsdistorsie, vermindering van laagspoedprestasie, en verhoogde koppelmomentfluktuasie. Om hierdie kwessies effektief te verminder, word doodtydsvergoedingsalgoritmes aangewend, uitgedruk as:
3 FPGA-Gebaseerde Implementeringsraamwerk vir Hoëfrequentie PWM-Tegnologie
3.1 Sisteemargitektoniese Ontwerp
Hoëfrequentie PWM-beheer stel hoër eise aan die real-time prestasie en beheernauwkeurigheid van rekenplatforms. Konvensionele Digitale Signaalverwerkers (DSPs) staan dikwels voor beperkings soos onvoldoende rekenvermoë en aansienlike onderbreeklatensie wanneer hoëfrequentie PWM geïmplementeer word. Teenoorstaande hiervan is Field-Programmeerbare Gate Arrays (FPGAs) beter geskik vir sulke toepassings weens hul parallelle verwerkingsvermoë en hardewarevlak-implementasiebuigsameid.
Die algemene argitektuur van die FPGA-gebaseerde hoëfrequentie PWM-beheerstelsel bestaan uit vier kernmodules: die hoofbeheereenheid, die PWM-generasieeenheid, die terugvoersignaal-verwerkingsseenheid, en die beskermingseenheid. Spesifiek:
Hoofbeheereenheid: Voer geslote lusbeheeralgoritmes soos spoed-, stroom- en posisieluse uit;
PWM-generasieeenheid: Verantwoordelik vir die generering van hoënauwkeurige PWM-wavings en doodtydbeheer;
Terugvoersignaal-verwerkingseenheid: Behandel die akquisisie en voorbewerking van signale soos stroom, spanning, en posisie;
Beskermingseenheid: Detekteer en reageer op foute soos oorstroom, oorspanning, en oortemperatuur om stelselveiligheid te verseker.
Die stelsel maak gebruik van 'n modulaire ontwerp, met funksionele modules wat via gestandaardiseerde interfaces met mekaar verbind is. Binne die FPGA word 'n dubbel-klokdomine-argitektuur aangewend: beheeralgoritmes werk in 'n laerfrekwensie-klokdomine om bronnaverspilling te verminder, terwyl die PWM-generasie-module in 'n hoëfrekwensie-klokdomine werk om presiese tydsbesturing en hoë resolusie te verseker.
3.2 Optimalisering en Implementering van PWM-Beheeralgoritme
Om hoëprestasiemediate hoëfrequentie PWM-beheer te bereik, word die konvensionele Ruimtevektor Pulsbreedtemodulasie (SVPWM) algoritme geoptimaliseer deur 'n verbeterde PWM-beheeralgoritme in te voer, uitgedruk as:
waar Ta die geleidertyd van die boleg van Fase A is; vα en vβ is die komponente van die verwysingspanning in die α-β-koördinaatstelsel. Hierdie algoritme word in die FPGA geïmplementeer deur middel van 'n pipelined-argitektuur, wat komplekse trigonometriese berekeninge in eenvoudige lineêre operasies transformeer. Dit verminder aansienlik die berekeningstydvertrag en maak een-siklus-uitvoer moontlik. Vir die optimalisering van doodtydbeheer word 'n aanpasbare doodtydsvergoedingsstrategie aangewend.
3.3 Stelselprestasietoetsing en Analise
Om die superioriteit van die voorgestelde hoëfrequentie PWM-implementeringsraamwerk (hierna verwys as die "voorgestelde raamwerk") te evalueer, word dit vergelyk met 'n konvensionele DSP-gebaseerde implementering (hierna verwys as die "konvensionele raamwerk"). Die toetsettel is gebou op 'n Xilinx Artix-7 FPGA en 'n TMS320F28379D DSP, met identiese kragvlak-sirkeltopologieë en kragmodule (1200 V/50 A SiC MOSFET). Prestasie-indikatore sluit in uitvoerspannings totale harmoniese distorsie (THD), dinamiese reaksietyd, kragfaktor, en stelseldoeltreffendheid. Elke toets word drie keer herhaal, met resultate gemiddeld om betroubaarheid te verseker.
Soos in Tabel 1 aangedui, toon die voorgestelde raamwerk beduidende voordele oor die konvensionele raamwerk op die meeste indikatore: uitvoerspannings THD verminder van 8.63% na 5.33%, 'n 38.2% verbetering; dinamiese reaksietyd verminder van 428 μs na 245 μs, 'n 42.5% verminder; en kragfaktor verhoog van 0.91 na 0.98. Alhoewel die stelseldoeltreffendheid slegs met 0.1% verbeter, is hierdie marginaal voordeel steeds betekenisvol, gegewe die reeds hoë basisklyn-doeltreffendheid wat 92% oorskry.
Die haalbaarheid van die voorgestelde raamwerk onder wisselende belastings toetsings word verder getoets, met resultate in Tabel 2 aangebied. Die toetse dek weerstands-, induktiewe- en motorkomponente. Die resultate wys dat die voorgestelde raamwerk stabiele prestasie handhaaf oor alle belastings: die variasie in uitvoerspannings THD is slegs 0.47%, wat uitstekende robustheid van die beheeralgoritme demonstreer; skakelverliese word tussen 125 W en 138 W gehandhaaf, met 'n fluktuasie van net 10.4%, wat effektiewe kragbestuur aandui; en temperatuurstygting word binne 41–45 °C gehandhaaf, wat supe
