Zlepšení výkonu inverteru pomocí vysokofrekvenční PWM technologie
S rostoucím zájmem o přesnou kontrolu v průmyslových procesech se tradiční technologie šířkové modulace pulzu (PWM) stává nezodpovědnou za požadavky na vysoký dynamický výkon a nízkou harmonickou distorzi. Naopak, technologie PWM s vysokou frekvencí zlepšuje kvalitu výstupního tvaru signálu a snižuje systémové harmoniky zvyšováním nosné frekvence, což optimalizuje výkon inverterů. Následně se vyrovnání efektivity a spolehlivosti systému při použití technologie PWM s vysokou frekvencí stalo klíčovým aspektem vývoje inverzní technologie.
1. Základní teorie a technické charakteristiky PWM s vysokou frekvencí
Technologie PWM je klíčovou technikou používanou v elektrických řídicích systémech inverterů pro regulaci napětí a frekvence. Generuje se posloupnost pulzů porovnáním referenčních signálů s nosnými signály a tyto pulzové posloupnosti se používají k řízení stavů přepínacích členů, čímž se dosahuje přesná kontrola dodávky energie na zatížení. V řízení inverteru lze povrchový poměr D PWM vyjádřit vztahem mezi amplitudou referenčního signálu Vref a amplitudou nosného signálu Vtri následovně:
Modulační poměr m je definován jako poměr amplitudy referenčního signálu k amplitudě nosného signálu. Přímo ovlivňuje efektivní hodnotu a harmonické charakteristiky výstupního napětí. Tento poměr lze vyjádřit následovně:
Nosná frekvence fc se týká frekvence trojúhelníkového signálu použitého k generování signálu PWM. Její hodnota přímo ovlivňuje rychlost dynamické odezvy systému a rozložení výstupních harmonik. Frekvenční poměr N je definován jako poměr nosné frekvence k frekvenci referenčního signálu, vyjádřený následovně:
kde je frekvence referenčního signálu. Technologie PWM s vysokou frekvencí obecně označuje techniky řízení PWM s nosnou frekvencí překračující 10 kHz. V moderních inverterech, s neustálým zlepšováním výkonu energetických členů, dosahují nosné frekvence 20 kHz nebo dokonce vyšší. Zvyšováním nosné frekvence jsou harmonické složky výstupu posunuty do vyšších frekvenčních pásů, což usnadňuje následné filtrace a efektivně snižuje hlučnost a vibrace motoru.
Experimenty ukazují, že zvýšení nosné frekvence z 5 kHz na 20 kHz může snížit hlučnost motoru o 12–15 dB a snížit zvyšování teploty o 5–8 °C. S rostoucí nosnou frekvencí se výstupní tvar signálu PWM více blíží ideálnímu sinusovému tvaru a celková harmonická distorze (THD) je výrazně snížena. Při nosné frekvenci 20 kHz klesne THD výstupního napětí inverteru na přibližně 5 %, což je výrazně lepší než 8–12 % typické pro techniky PWM s nízkou frekvencí. Kromě toho nabízí PWM s vysokou frekvencí výhody, jako je rychlejší dynamická odezva a vyšší přesnost řízení.
2. Klíčové výzvy při implementaci PWM s vysokou frekvencí a jejich řešení
2.1 Vysoké přepínací ztráty a metody jejich snížení
Nejprominentnějším problémem technologie PWM s vysokou frekvencí je ostré zvýšení přepínacích ztrát. Protože přepínací ztráty energetických členů jsou úměrné přepínací frekvenci, vede vysokofrekvenční provoz k snížení efektivity systému a zvýšeným požadavkům na tepelné řízení. Přepínací ztráta Psw jednoho modulu IGBT (Insulated-Gate Bipolar Transistor) lze modelovat následovně:
kde a jsou ztráty energie při zapnutí a vypnutí, respektive; Err je energie reverzního obnovení; Vdc je skutečné DC busové napětí; je referenční napětí; je skutečný proud; a Iref je referenční proud.
Pro potlačení přepínacích ztrát lze použít následující opatření:
Zaprvé, použijte pokročilé energetické členy, jako jsou polovodičové karbidové MOSFETy (SiC MOSFETs), které nabízejí lepší přepínací charakteristiky než konvenční IGBT;
Zadruhé, optimalizujte návrh okruhu řídící brány pomocí technik dvojitého sklonu, které umožňují dynamickou úpravu odporu brány během přepínacích přechodů, čímž se vyváží rychlost přepínání a elektromagnetické rušení (EMI);
Zatřetí, implementujte techniky měkkého přepínání, jako jsou topologie s nulovým napětím (ZVS) nebo nulovým proudem (ZCS), aby byly výrazně sníženy přepínací ztráty.
2.2 Efekt mrtvého času a kompenzační techniky
Při operaci PWM s vysokou frekvencí, i když absolutní mrtvý čas zůstává konstantní, jeho podíl vzhledem k přepínacímu periodu roste, což způsobuje, že efekt mrtvého času je více výrazný. To může vést ke zkreslení výstupního napětí, degradaci výkonu při nízkých otáčkách a zvýšení kmitavosti momentu. Pro efektivní potlačení těchto problémů se používají algoritmy kompenzace mrtvého času, vyjádřené následovně:
3 Implementační schéma technologie PWM s vysokou frekvencí založené na FPGA
3.1 Návrh architektury systému
Řízení PWM s vysokou frekvencí klade vyšší požadavky na reálnou dobu a přesnost řízení výpočetních platforem. Tradiční digitální signálové procesory (DSP) často čelí omezením, jako je nedostatečná výpočetní síla a významná latence přerušení při implementaci PWM s vysokou frekvencí. Naopak, pole programovatelných logických bran (FPGA) jsou lépe vhodné pro takové aplikace díky svým paralelním výpočetním schopnostem a flexibilitě implementace na úrovni hardware.
Celková architektura systému řízení PWM s vysokou frekvencí založeného na FPGA se skládá ze čtyř hlavních modulů: hlavní řídící jednotka, modul generování PWM, modul zpracování signálů zpětné vazby a ochranný modul. Konkrétně:
Hlavní řídící jednotka: Provádí algoritmy uzavřené smyčky řízení, jako jsou smyčky rychlosti, proudu a polohy;
Modul generování PWM: Je odpovědný za generování vysokopřesných tvarů signálu PWM a správu řízení mrtvého času;
Modul zpracování signálů zpětné vazby: Zajišťuje získávání a předzpracování signálů, jako jsou proud, napětí a poloha;
Ochranný modul: Detekuje a reaguje na chyby, jako jsou přetok, přetlak a přehřátí, aby zajistil bezpečnost systému.
Systém používá modulární návrh, s funkčními moduly propojenými standardizovanými rozhraními. Uvnitř FPGA se používá architektura s dvěma oblastmi hodin: algoritmy řízení fungují v oblasti s nižší frekvencí hodin, aby se snížilo spotřeba prostředků, zatímco modul generování PWM běží v oblasti s vysokou frekvencí hodin, aby bylo zajištěno přesné časování a vysoké rozlišení.
3.2 Optimalizace a implementace algoritmu řízení PWM
Pro dosažení vysokého výkonu řízení PWM s vysokou frekvencí je tradiční algoritmus prostorové vektorové šířkové modulace pulzu (SVPWM) optimalizován zavedením vylepšeného algoritmu řízení PWM, vyjádřeného následovně:
kde Ta je vedení času horní nohy fáze A; vα a vβ jsou komponenty referenčního napětí v souřadnicovém systému α-β. Tento algoritmus je implementován v FPGA pomocí pipelined architektury, transformující složité goniometrické výpočty na jednoduché lineární operace. To výrazně snižuje latenci výpočtu a umožňuje provedení v jednom cyklu. Pro optimalizaci řízení mrtvého času se používá strategie adaptivní kompenzace mrtvého času.
3.3 Testování a analýza výkonu systému
Pro hodnocení výhod navrhovaného schématu implementace PWM s vysokou frekvencí (od této chvíle nazývaného "navrhované schéma") je srovnáno s tradiční implementací založenou na DSP (od této chvíle nazývané "tradiční schéma"). Testovací platforma je postavena na Xilinx Artix-7 FPGA a TMS320F28379D DSP, s identickými topologiemi energetických obvodů a energetickými moduly (1200 V/50 A SiC MOSFET). Metriky výkonu zahrnují celkovou harmonickou distorzi (THD) výstupního napětí, dynamickou odezvu, faktor využití a efektivitu systému. Každý test je opakován třikrát, s průměrováním výsledků pro zajištění spolehlivosti.
Jak je uvedeno v tabulce 1, navrhované schéma ukazuje významné výhody oproti tradičnímu schématu většinou metrik: THD výstupního napětí se snížila z 8,63 % na 5,33 %, což je zlepšení o 38,2 %; dynamická odezva se snížila z 428 μs na 245 μs, což je snížení o 42,5 %; a faktor využití se zvýšil z 0,91 na 0,98. Ačkoli efektivita systému se zlepšila pouze o 0,1 %, tento marginalní zisk je stále významný, protože již vysoká základní efektivita překračuje 92 %.
Dále je testována možnost realizace navrhovaného schématu při různých zatíženích, s výsledky prezentovanými v tabulce 2. Testy zahrnují rezistivní, induktivní a motory. Výsledky ukazují, že navrhované schéma udržuje stabilní výkon všech typů zatížení: variabilita THD výstupního napětí
