הצגת ביצועים משופרים של המומר באמצעות טכנולוגיית PWM בתדר גבוה
ככל שהדרישה לשליטה מדויקת בתהליכי ייצור ממשיכה לעלות, הטכנולוגיה המסורתית של מודולציה רוחב פולס (PWM) מתקשה לעמוד בדרישות להישג דינמי גבוה ותנודה הרמונית נמוכה. לעומת זאת, טכנולוגיית PWM בתדר גבוה משפרת את איכות הגל המופק ומפחיתה את ההרמוניות של המערכת על ידי עלייה בתדר הנשא, ובכך מיטיבה את ביצועי הממירים. לכן, שיווי המשקל בין יעילות מערכת אמינות בהפעלת טכנולוגיית PWM בתדר גבוה הפך לאספקט קריטי בפיתוח טכנולוגיית הממירים.
1. התאוריה הבסיסית והמאפיינים הטכניים של PWM בתדר גבוה
טכנולוגיית PWM היא הטכניקה המרכזית המשמשת במערכות הבקרה החשמלית של ממירים לרגולציה של מתח ותדר. היא מייצרת סדרות פולסים על ידי השוואת אותות מתייחסים עם אותות נשאים ומשתמשת בסדרות פולסים אלה כדי לשלוט במצבים של מעבר של מכשירי כוח, ובכך להשיג שליטה מדויקת על אספקת החשמל לנטל. בשליטת ממיר, יחס הדילוג D של PWM יכול לבוא לידי ביטוי ביחס למתח האות המתייחס Vref והתדר הנשא Vtri באופן הבא:
היחס המודולטיבי m מוגדר כיחס בין מתח האות המתייחס למתח האות הנשא. הוא משפיע ישירות על הערך האפקטיבי והמאפיינים ההרמוניים של מתח הפלט. הביטוי עבור היחס הזה הוא:
תדר הנשא fc מתאר את תדר הגל המשולש המשמש לייצור אות ה-PWM. ערכו משפיע ישירות על מהירות התגובה הדינמית של המערכת ועל התפלגות ההרמוניות של הפלט. היחס בין התדרים N מוגדר כיחס בין תדר הנשא לתדר האות המתייחס, ונכתב כך:
כאשר הוא תדר האות המתייחס. טכנולוגיית PWM בתדר גבוה בדרך כלל מתארת טכניקות שליטה ב-PWM עם תדר נשא העולה על 10 קילוהרץ. בממירים מודרניים, עם שיפור מתמשך בביצועיהם של מכשירי כוח, תדרי נשאות הגיעו ל-20 קילוהרץ ואפילו גבוה יותר. על ידי עלייה בתדר הנשא, מרכיבי ההרמוניות של הפלט מוזזים לתדרים גבוהים יותר, מה שמאפשר מסנן מאוחר יותר ומקטין בצורה יעילה את רעש המנוע והרטט.
ניסויים מראים שעלייה בתדר הנשא מ-5 קילוהרץ עד 20 קילוהרץ יכולה להפחית את רעש המנוע ב-12–15 dB ולהוריד את עליית הטמפרטורה ב-5–8 °C. ככל שתדר הנשא עולה, גל הפלט של PWM מתקרב יותר לגל סינוסי אידיאלי, וההפרעות ההרמוניות הכוללות (THD) מופחתות משמעותית. בתדר נשא של 20 קילוהרץ, ההפרעות ההרמוניות הכוללות של מתח הפלט של הממיר יורדות לכ-5%, מה שמראה שיפור משמעותי לעומת 8%–12% המוכרים לטכניקות PWM בתדר נמוך. בנוסף לכך, PWM בתדר גבוה מציע יתרונות כמו תגובת דינמית מהירה יותר ודיוק שליטה גבוה יותר.
2. אתגרים מרכזיים בהפעלת PWM בתדר גבוה ואת פתרונותיהם
2.1 אובדן חילוף גבוה ושיטות להפחתתו
הבעיה הבולטת ביותר בטכנולוגיית PWM בתדר גבוה היא עלייה חדה באובדן חילוף. מאחר ואובדן החילוף של מכשירי כוח פרופורציונלי לתדר החילוף, פעולה בתדר גבוה מפחיתה את יעילות המערכת ומגדילה את הדרישות לניהול חום. אובדן החילוף Psw של מודול IGBT בודד ניתן למודל כך:
כאשר ו- הם אובדי האנרגיה במהלך ההדלקה והכיבוי, בהתאמה; Err היא אנרגיית ההחלפה ההפוכה; Vdc הוא מתח הספק האמיתי; הוא המתח המתייחס; הוא הזרם האמיתי; ו-Iref הוא הזרם המתייחס.
כדי להפחית אובדן חילוף, ניתן לנקוט בצעדים הבאים:
ראשית, להשתמש במכשירי כוח מתקדמים כגון טרנזיסטורים בשדה אפקט מתכת חמצן בניאון (SiC MOSFETs), שהם בעלי מאפיינים טובים יותר של חילוף בהשוואה ל-IGBT קונבנציונלי;
שנייה, לשפר את עיצוב מעגל הנהגת הגייט באמצעות שימוש בטכניקות נהיגה דו-מדרגתיות כדי להתאים את ההתנגדות של הגייט במהלך המעברים של חילוף, ובכך לบาลנס בין מהירות החילוף ופרעות אלקטרומגנטיות (EMI);
לבסוף, ליישם טכניקות חילוף רך, כגון טופולוגיות של חילוף ללא מתח (ZVS) או חילוף ללא זרם (ZCS), כדי להפחית באופן משמעותי את אובדן החילוף.
2.2 אפקט זמן המתנה וטכניקות לפיזור
בהפעלת PWM בתדר גבוה, למרות שאורך הזמן המתנה מוחלט נשאר קבוע, חלקו יחסי לתדר החילוף גדל, מה שגורם לאפקט זמן המתנה להיות יותר מורגש. זה יכול להוביל לדistorציית מתח פלט, ירידה בביצועים במהירויות נמוכות ועלייה בריפת מומנט. כדי להתמודד בצורה יעילה עם בעיות אלו, משתמשים באלגוריתמי פיזור זמן המתנה, המבוטאים כך:
3 תוכנית יישום מבוססת FPGA לטכנולוגיית PWM בתדר גבוה
3.1 תכנון מבנה המערכת
בקרת PWM בתדר גבוה מטילה דרישות גבוהות יותר על הביצועים בזמן אמת והדיוק של פלטפורמות חישוב. מעבדי DSP מסורתיים לעיתים קרובות נתקלים במכשולים כגון כוח חישוב בלתי מספיק ועיכובים משמעותיים בתפריטים כאשר מממשים PWM בתדר גבוה. לעומת זאת, מערכים שטח פרוגראמבלים (FPGA) הם יותר מתאימים ליישומים כאלה בזכות יכולות עיבוד מקבילי ומגבלות יישום ברמה חומרתית גמישות.
המבנה הכללי של מערכת הבקרה של PWM בתדר גבוה מבוססת FPGA כולל ארבעה מודולים מרכזיים: יחידת הבקרה הראשית, יחידת יצירה של PWM, יחידת עיבוד אותות משוב ויחידת הגנה. ספציפית:
יחידה ראשית שליטה: מבצעת אלגוריתמים של בקרה סגורה כגון מעגלים של מהירות, זרם ומיקום;
יחידת יצירת PWM: אחראית ליצירת גלי PWM מדויקים וניהול זמן המתנה;
יחידת עיבוד אותות משוב: מטפלת באיסוף ותהליך מקדים של אותות כגון זרם, מתח ומיקום;
יחידת הגנה: מגלה ומגיב לשגיאות כגון עודף זרם, עודף מתח וטמפרטורה גבוהה כדי להבטיח את הבטיחות של המערכת.
המערכת אימצה תכנון מודולרי, עם מודולים פונקציונליים מחוברים דרך ממשקים סטנדרטיים. בתוך ה-FPGA, נעשה שימוש בארכיטקטורת תחום השעון כפול: אלגוריתמי בקרה פועלים בתחום השעון בעל תדר נמוך כדי להפחית את צריכת המשאבים, בעוד שמודול יצירת PWM פועל בתחום השעון בעל תדר גבוה כדי להבטיח דיוק מדויק ורזולוציה גבוהה.
3.2 אופטימיזציה ויישום אלגוריתם שליטה ב-PWM
כדי להשיג בקרת PWM בתדר גבוה בעלת ביצועים גבוהים, האלגוריתם הקלאסי של מודולציה רוחב פולס מרחב (SVPWM) מופתע על ידי הצגת אלגוריתם שליטה ב-PWM משופר, המבוטא כך:
כאשר Ta הוא זמן ההעברה של השלב העליון של פאזה A; vα ו-vβ הם המרכיבים של מתח המתייחס במערכת הקואורדינטות α-β. האלגוריתם מושלם ב-FPGA באמצעות ארכיטקטורת צינור, המומרת חישובים טריגונומטריים מורכבים לחישובים ליניאריים פשוטים. זה מפחית באופן משמעותי את עיכוב החישוב מאפשר את ביצועים במחזור אחד. כדי לייעל את ניהול זמן המתנה, מאמצת אסטרטגיה של פיזור זמן המתנה אדפטיבי.
3.3 בדיקת ביצועי המערכת וניתוח
כדי להעריך את היתרון של תוכנית היישום המוצעת של PWM בתדר גבוה (להלן "התוכנית המוצעת"), היא מושווה עם יישום מסורתי מבוסס DSP (להלן "התוכנית המסורתית"). פלטפורמת הבדיקה מבוססת על FPGA Xilinx Artix-7 ו-DSP TMS320F28379D, תוך שימוש בטופולוגיות מעגלי כוח זהות ומודולי כוח (1200 V/50 A SiC MOSFET). מדדי הביצועים כוללים את ההפרעות ההרמוניות הכוללות (THD) של מתח הפלט, זמן התגובה הדינמית, פקטור הכוח ויעילות המערכת. כל בדיקה חוזרת שלוש פעמים, עם תוצאות ממוצעות להבטיח אמינות.
כפי שמוצג בטבלה 1, התוכנית המוצעת מציגה יתרונות משמעותיים על פני רוב המדדים בהשוואה לתוכנית המסורתית: ההפרעות ההרמוניות הכוללות של מתח הפלט מופחתות מ-8.63% ל-5.33%, שיפור של 38.2%; זמן התגובה הדינמית יורד מ-428 μs ל-245 μs, ירידה של 42.5%; ופקטור הכוח עולה מ-0.91 ל-0.98. למרות שיעילות המערכת משתפרת רק ב-0.1%, שיפור מרגינלי זה עדיין חשוב בהתחשב בייעילות הבסיסית הגבוהה העולה על 92%.
היכולת של התוכנית המוצעת לתנאים משתנים של עומס נבדקת גם כן, עם תוצאות המוצגות בטבלה 2. הבדיקות מכסות עומסים חשמליים, מגנטיים ומנועים. התוצאות מראות שהתוכנית המוצעת שומרת על ביצועים יציבים לכל סוגי העומסים: שונות בהפרעות ההרמוניות הכוללות של מתח הפלט היא רק 0.47%, המדגימה את הרובוסטיות המצוינת של אלגוריתם הבקרה; אובדי חילוף נשמרים בין 125 W ל-138 W, עם תנודה של רק 10.4%, המעיד על ניהול כוח יעיל; ועליית הטמפרטורה נשמרת בין 41–45 °C, המאמתת יציבות תרמית טובה.
4 סיכום
טכנולוגיית PWM בתדר גבוה היא גורם מפתח לשיפור ביצועי הממירים, אך יישומה במערכות הבקרה החשמלית מתמודדת עם מספר אתגרים טכניים. מאמר זה מתמודד עם בעיות קריטיות כגון אובדן חילוף בתדר גבוה, אפקט זמן המתנה ועיצוב מעגל הנהגה על ידי הצגת פתרונות sistemic ומצגת מסגרת יישום מבוססת FPGA.
התוכנית המוצעת מציעה דיוק גבוה, עיכוב נמוך וביצועים בזמן אמת חזקים, שמשפרים בצורה יעילה את התגובה הדינמית והדיוק במצב יציב. המחקר מספק תמיכה טכנולוגית מוצקה לשליטה ממירים בעלות ביצועים גבוהים ויש לו פוטנציאל רחב ליישום בתחומים כמו אוטומציה תעשייתית, ייצור אנרגיה מתחדשת, ומכוניות חשמליות.
