Kuboresha Ufanisi wa Inverter kwa Teknolojia ya PWM ya Kiganda Kikuu

Kwa sababu ya maombi ya utaratibu wa kudhibiti ufanisi katika mifano ya kiuchumi zinazozidi, teknolojia ya mara hii ya Pulse-Width Modulation (PWM) inachanganyikiwa kukusanya matarajio ya ufanisi mkakati na usoni wa harmoniki chache. Kulingana, teknolojia ya PWM yenye frekuensi ya juu inapimisha ubora wa mwendo wa output na kukurugenza harmoniki za mfumo kwa kuongeza frekuensi ya mwambaji, kwa hivyo kutengeneza ufanyikazi wa inverters. Hivyo basi, kupata usawa wa ufanisi na ulimwengu wa mfumo wakati wa kutumia teknolojia ya PWM yenye frekuensi ya juu imekuwa muhimu katika maendeleo ya teknolojia ya inverters.

1. Mfano wa Msingi na Sifa Zisizo Tekniki za PWM Yenye Frekuensi Ya Juu

Teknolojia ya PWM ni sanaa kuu inayotumika katika mfumo wa umeme wa inverters kudhibiti volts na frequency. Inatengeneza vito vya pulse kwa kulinganisha alama za reference na carrier na kutumia vito hivi vya pulse kudhibiti hali ya switching ya vifaa vya nguvu, kwa hivyo kupata udhibiti wa ufanisi wa power supply kwa load. Katika udhibiti wa inverter, duty cycle $D$ ya PWM inaweza kutafsiriwa kwa upande wa amplitude VrefVref na amplitude VtriVtri kama ifuatavyo:

Utaratibu wa modulation $m$ unadefined kama uwiano wa amplitude ya reference wave na amplitude ya carrier wave. Huu unaweza kutokomea thamani ya kweli na sifa za harmonic za voltage ya output. Ufafanuliwa wa uwiano huu ni:

Frekuensi ya mwambaji fcfc inamaanisha frekuensi ya triangular wave inayotengeneza ishara ya PWM. Thamani yake huathiri haraka ya dynamic response na distribution ya harmonics za output. Uwiano wa frekuensi $N$ unadefined kama uwiano wa frekuensi ya mwambaji na frekuensi ya reference wave, kama ifuatavyo:

ambapo f1 ni frekuensi ya reference wave. Teknolojia ya PWM yenye frekuensi ya juu huenda kujulikana kama tekniki za udhibiti ya PWM ambazo zina frekuensi ya mwambaji zinazozidi 10 kHz. Katika inverters ya hivi punde, kwa mapema yanayofanyika katika ufanisi wa vifaa vya nguvu, frekuensi za mwambaji zimefikia 20 kHz au zaidi. Kwa kuongeza frekuensi ya mwambaji, component za harmonics za output zinapinduliwa kwenye vipimo vya juu, kufaida kwa filtring ya baadae na kupunguza moto na gongo la motor.

Maarifa yanayotokana na majaribio yanatonyesha kuwa kuongeza frekuensi ya mwambaji kutoka 5 kHz hadi 20 kHz inaweza kupunguza moto wa motor kwa 12–15 dB na kupunguza ongezeko la joto kwa 5–8 °C. Tangu frekuensi ya mwambaji iongezee, waveform ya output ya PWM inahusiana zaidi na sine wave ya ideal, na Total Harmonic Distortion (THD) inapungua sana. Kwenye frekuensi ya mwambaji 20 kHz, THD ya voltage ya output ya inverter inapungua hadi asili 5%, ambayo ni bora kuliko 8%–12% inayotokana na tekniki za PWM zenye frekuensi chache. Pia, PWM yenye frekuensi ya juu inatoa faida kama haraka ya dynamic response na ufanisi wa udhibiti.

2. Changamoto Muhimu za Kutumia PWM Yenye Frekuensi Ya Juu na Soluzioni Zao

2.1 Upungufu Mkubwa wa Switching na Njia za Kutegemea

Changamoto zinazohusiana na teknolojia ya PWM yenye frekuensi ya juu ni upungufu mkubwa wa switching. Kwa sababu upungufu wa switching wa vifaa vya nguvu unaunganishwa na frekuensi ya switching, uongozaji wa frekuensi ya juu unaweza kupunguza ufanisi wa mfumo na kuleta maombi makubwa ya thermal management. Upungufu wa switching PswPsw wa single Insulated-Gate Bipolar Transistor (IGBT) module anaweza kutafsiriwa kama ifuatavyo:

ambapo E_on na E_off ni energy losses za turn-on na turn-off, kwa undani; ErrErr ni reverse recovery energy; VdcVdc ni DC bus voltage halisi; V_ref ni reference voltage; Ic ni current halisi; na IrefIref ni reference current.

Kutegemea upungufu wa switching, njia zifuatazo zinaweza kutumiwa:
Kwanza, kutumia vifaa vya nguvu mapya kama vile Silicon Carbide Metal-Oxide-Semiconductor Field-Effect Transistors (SiC MOSFETs), ambayo zinatoa sifa bora za switching kumpo IGBTs zinazotumika;
Pili, kuboresha tanzimisho ya gate driver circuit kwa kutumia tekniki za dual-slope drive kudhibiti resistance ya gate kwa wingi katika muda wa switching, kwa hivyo kutengeneza haraka ya switching na electromagnetic interference (EMI);
Mwishowe, kutumia tekniki za soft-switching, kama vile zero-voltage switching (ZVS) au zero-current switching (ZCS) topologies, ili kupunguza upungufu wa switching sana.

2.2 Athari ya Dead-Time na Tekniki za Compensation

Katika uongozaji wa PWM yenye frekuensi ya juu, ingawa dead-time absolute inabaki moja, ukubalika wake kwa hisabu ya muda wa switching unongezeka, kufanya athari ya dead-time kuwa zaidi ya kuhusu. Hii inaweza kuleta distortion ya voltage ya output, performance ya chini ya speed, na ongezeko la torque ripple. Kuwa na athari hizi, algorithms za compensation za dead-time zinatumika, kutafsiriwa kama ifuatavyo:

3 Mfumo wa Implementation wa PWM Yenye Frekuensi Ya Juu Kwa Kutumia FPGA

3.1 Tengeneza Ujenzi wa System

Udhibiti wa PWM yenye frekuensi ya juu unahitaji ufanisi mkubwa na ufanisi wa control wa computing platforms. Digital Signal Processors (DSPs) za zamani mara nyingi huwa na changamoto kama vile uwezo wa hesabu chache na latency ya interrupt kubwa wakati wa kutumia PWM yenye frekuensi ya juu. Ingawa, Field-Programmable Gate Arrays (FPGAs) zinaweza kufanya kazi vizuri zaidi katika matumizi haya kwa sababu ya uwezo wao wa kufanya kazi parallel na uwekezaji wa hardware-level flexible.

Ujenzi wa muundo wa mfumo wa udhibiti wa PWM yenye frekuensi ya juu wa kutumia FPGA unastahimili modules miwili: main control unit, PWM generation unit, feedback signal processing unit, na protection unit. Kwa undani:

• Main Control Unit: Inafanya algorithmi za udhibiti wa loop kama vile speed, current, na position;

• PWM Generation Unit: Inawezesha kutengeneza waveforms za PWM yenye ufanisi mkubwa na kudhibiti dead-time;

• Feedback Signal Processing Unit: Inawezesha kupata na preprocessing ya signals kama vile current, voltage, na position;

• Protection Unit: Inatambua na kutumaini changamoto kama vile overcurrent, overvoltage, na overtemperature ili kuhakikisha usalama wa system.

System huo hutumia mtaani wa moduli, na moduli za kazi zinazotengenezwa kwa kutumia interfaces standardized. Ndani, FPGA hutumia mtaani wa dual-clock-domain: algorithmi za udhibiti hutokea kwenye domain ya clock chache ili kupunguza matumizi ya resources, na moduli ya PWM generation hutokea kwenye domain ya clock chache ili kuhakikisha timing na resolution safi.

3.2 Optimization na Implementation ya Algorithm ya Udhibiti wa PWM

Kutokana na udhibiti wa PWM yenye frekuensi ya juu, algorithmi za Space Vector Pulse Width Modulation (SVPWM) za zamani zinaboreshwa kwa kutumia algorithm tofauti ya udhibiti wa PWM, kutafsiriwa kama ifuatavyo:

ambapo TaTa ni muda wa conduction wa upper leg ya Phase A; vαvα na vβvβ ni components za reference voltage katika coordinate system $\α\text{-}\β$. Algorithm hii hutumika kwenye FPGA kwa kutumia architecture ya pipelined, kutransform complex trigonometric computations kwenye linear operations simple. Hii hupunguza latency ya hesabu na kunawezesha single-cycle execution. Kutoa udhibiti wa dead-time, strategy ya adaptive dead-time compensation hutumika.

3.3 Testing na Analysis ya Ufanisi wa System

Kutathmini ufanisi wa proposed scheme ya implementation ya PWM yenye frekuensi ya juu (itakataliwa "proposed scheme"), itahusishwa na implementation ya DSP ya zamani (itakataliwa "conventional scheme"). Platform ya testing itatatengenezwa kwenye Xilinx Artix-7 FPGA na TMS320F28379D DSP, kutumia topology za circuit za power level na power modules sawa (1200 V/50 A SiC MOSFET). Metrics za ufanisi zinazotathmini ni Total Harmonic Distortion (THD) ya voltage ya output, muda wa dynamic response, power factor, na ufanisi wa system. Kila test itarepetea mara tatu, na matokeo yatachanganuliwa ili kuhakikisha reliabilty.

Kama inavyoonyeshwa kwenye Meza 1, proposed scheme inaelezea faida zisizozingati kwa conventional scheme katika metrics zingine: THD ya voltage ya output inapungua kutoka 8.63% hadi 5.33%, improvement ya 38.2%; muda wa dynamic response unapungua kutoka 428 μs hadi 245 μs, reduction ya 42.5%; na power factor unongezeka kutoka 0.91 hadi 0.98. Ingawa ufanisi wa system hunongezeka tu kwa 0.1%, faida ndogo hii inaweza kuwa ya maana kwa sababu ya baseline ya ufanisi ya juu zaidi ya 92%.

Feasibility ya proposed scheme kwenye tofauti za load zinapatathmini, na matokeo yanayoelezwa kwenye Meza 2. Tests hizi hukusanya loads za resistance, inductive, na motor. Matokeo yanatonyesha kuwa proposed scheme inaweza kudhibiti performance stable kwenye aina zote za load: variation ya THD ya voltage ya output ni tu 0.47%, inaelezea robustness nzuri ya algorithm ya udhibiti; upungufu wa switching unafanikiwa kuhifadhiwa kati ya 125 W na 138 W, na fluctuation ya tu 10.4%, inaelezea udhibiti mzuri wa power; na ongezeko la joto linahifadhiwa kwenye 41–45 °C, inaelezea stability ya thermal nzuri.

4 Matumizi

Teknolojia ya PWM yenye frekuensi ya juu ni muhimu kwa kuongeza ufanisi wa inverters, lakini uongozaji wake kwenye mfumo wa umeme una changamoto nyingi za tekniki. Kitabu hiki kinajaribu kutoa suluhisho kwa changamoto muhimu kama upungufu wa switching, athari ya dead-time, na tanzimisho ya driver circuit kwa kutaja suluhisho systematic na kuwasilisha framework wa implementation wa FPGA.

Proposed scheme inatoa ufanisi mkubwa, latency chache, na ufanisi wa real-time, kwa hivyo kupunguza both dynamic response na accuracy ya steady-state. Utafiti huu unhakikisha support tekniki sahihi kwa udhibiti wa inverter wenye ufanisi mkubwa na ana potential ya matumizi kubwa katika viwanda kama vile automation ya kiuchumi, kujenga nishati ya mpya, na magari ya umeme.