تقویت عملکرد مبدل با استفاده از فناوری PWM با فرکانس بالا
با افزایش نیاز به کنترل دقیق در فرآیندهای صنعتی، تکنولوژی پالس-عرضه معمول (PWM) دچار مشکلاتی برای رفع نیازهای عملکرد پویای بالا و کاهش هارمونیکهای کم است. در مقابل، تکنولوژی PWM با فرکانس بالا با افزایش فرکانس حامل، کیفیت موج خروجی را بهبود میبخشد و هارمونیکهای سیستم را کاهش میدهد، بنابراین عملکرد انورترها را بهینه میکند. در نتیجه، تعادل کارایی و قابلیت اطمینان سیستم در زمان استفاده از تکنولوژی PWM با فرکانس بالا به یک جنبه بحرانی در توسعه تکنولوژی انورترها تبدیل شده است.
1. نظریههای پایه و ویژگیهای فنی PWM با فرکانس بالا
تکنولوژی PWM، تکنیک اصلی استفاده شده در سیستمهای کنترل الکتریکی انورترها برای تنظیم ولتاژ و فرکانس. این تکنولوژی با مقایسه سیگنالهای مرجع و حامل، دنبالههای پالسی تولید میکند و از این دنبالههای پالسی برای کنترل حالتهای تغییر وضعیت دستگاههای قدرت استفاده میکند، بنابراین کنترل دقیق تامین برق به بار را محقق میکند. در کنترل انورتر، دوره چگالی D PWM میتواند به صورت رابطهای بین دامنه موج مرجع Vref و دامنه موج حامل Vtri بیان شود:
نسبت مدولاسیون m به عنوان نسبت دامنه موج مرجع به دامنه موج حامل تعریف میشود. این نسبت مستقیماً روی مقدار مؤثر و ویژگیهای هارمونیک ولتاژ خروجی تأثیر میگذارد. عبارت این نسبت به صورت زیر است:
فرکانس حامل fc به فرکانس موج مثلثی که برای تولید سیگنال PWM استفاده میشود اشاره دارد. مقدار آن مستقیماً روی سرعت پاسخ دینامیکی سیستم و توزیع هارمونیکهای خروجی تأثیر میگذارد. نسبت فرکانس N به عنوان نسبت فرکانس حامل به فرکانس موج مرجع تعریف میشود، که به صورت زیر بیان میشود:
که در آن فرکانس موج مرجع است. تکنولوژی PWM با فرکانس بالا معمولاً به تکنیکهای کنترل PWM با فرکانس حامل بیش از 10 kHz اشاره دارد. در انورترهای مدرن، با بهبود مداوم عملکرد دستگاههای قدرت، فرکانسهای حامل به 20 kHz یا حتی بالاتر رسیدهاند. با افزایش فرکانس حامل، مولفههای هارمونیک خروجی به محدوده فرکانس بالاتر منتقل میشوند، که تسهیل میکند فیلتر کردن بعدی و به طور موثر کاهش سر و صدای موتور و لرزش را.
آزمایشها نشان میدهند که افزایش فرکانس حامل از 5 kHz به 20 kHz میتواند سر و صدای موتور را 12-15 dB کاهش دهد و افزایش دمای 5-8 °C را کاهش دهد. با افزایش فرکانس حامل، موج خروجی PWM به موج سینوسی ایدهآل نزدیکتر میشود و تحریک کل هارمونیک (THD) به طور قابل توجهی کاهش مییابد. در فرکانس حامل 20 kHz، THD ولتاژ خروجی انورتر به حدود 5% کاهش مییابد که به طور قابل توجهی بهتر از 8-12% معمول در تکنیکهای PWM با فرکانس پایین است. علاوه بر این، PWM با فرکانس بالا مزایایی مانند پاسخ دینامیکی سریعتر و دقت کنترل بالاتر را ارائه میدهد.
2. چالشهای کلیدی در اجرای PWM با فرکانس بالا و روشهای حل آنها
2.1 زیانهای بالای تغییر وضعیت و روشهای کاهش آنها
مشکل برجسته در تکنولوژی PWM با فرکانس بالا افزایش تند زیانهای تغییر وضعیت است. چرا که زیانهای تغییر وضعیت دستگاههای قدرت متناسب با فرکانس تغییر وضعیت هستند، عملکرد سیستم در فرکانس بالا منجر به کاهش کارایی سیستم و افزایش نیاز به مدیریت حرارتی میشود. زیان تغییر وضعیت Psw یک ماژول IGBT واحد میتواند به صورت زیر مدلسازی شود:
که در آن و به ترتیب زیانهای انرژی روشن و خاموش هستند؛ Err انرژی بازیابی معکوس است؛ Vdc ولتاژ واقعی خط DC است؛ ولتاژ مرجع است؛ جریان واقعی است؛ و Iref جریان مرجع است.
برای کاهش زیانهای تغییر وضعیت، میتوان از اقدامات زیر استفاده کرد:
اولاً، استفاده از دستگاههای قدرت پیشرفته مانند ترانزیستورهای میدان اکسید معدنی کربید سیلیسیم (SiC MOSFETs)، که ویژگیهای تغییر وضعیت بهتری نسبت به IGBTهای معمولی دارند؛
ثانیاً، بهینهسازی طراحی مدار دروازه با استفاده از تکنیکهای راندمان دوپلهای برای تنظیم دینامیکی مقاومت دروازه در طول تغییر وضعیت، که منجر به تعادل سرعت تغییر وضعیت و تداخل الکترومغناطیسی (EMI) میشود؛
سوماً، پیادهسازی تکنیکهای تغییر وضعیت نرم، مانند توپولوژیهای ZVS یا ZCS، برای کاهش قابل توجه زیانهای تغییر وضعیت.
2.2 اثر مرگتی و روشهای جبران آن
در عملیات PWM با فرکانس بالا، اگرچه مرگتی مطلق ثابت است، نسبت آن نسبت به دوره تغییر وضعیت افزایش مییابد، که اثر مرگتی را بیشتر میکند. این میتواند منجر به تحریف ولتاژ خروجی، کاهش عملکرد پایینسرعت و افزایش نوسان گشتاور شود. برای کاهش موثر این مشکلات، از الگوریتمهای جبران مرگتی استفاده میشود، که به صورت زیر بیان میشود:
3. طرح پیادهسازی تکنولوژی PWM با فرکانس بالا بر اساس FPGA
3.1 طراحی معماری سیستم
کنترل PWM با فرکانس بالا نیازهای بیشتری برای عملکرد زنده و دقت کنترل پلتفرمهای محاسباتی دارد. پردازندههای سیگنال دیجیتال (DSP) معمولی اغلب با محدودیتهایی مانند قدرت محاسباتی ناکافی و تاخیر قابل توجه درerrupts مواجه میشوند. در مقابل، آرایههای دروازه برنامهپذیر در میدان (FPGA) به دلیل قابلیتهای پردازش موازی و انعطافپذیری پیادهسازی سطح سختافزاری برای چنین کاربردهایی مناسبتر هستند.
معماری کلی سیستم کنترل PWM با فرکانس بالا بر اساس FPGA شامل چهار ماژول اصلی است: واحد کنترل اصلی، واحد تولید PWM، واحد پردازش سیگنال بازخورد و واحد محافظ. به طور خاص:
واحد کنترل اصلی: الگوریتمهای کنترل حلقه بسته مانند سرعت، جریان و موقعیت را اجرا میکند؛
واحد تولید PWM: مسئول تولید موجهای PWM با دقت بالا و مدیریت کنترل مرگتی است؛
واحد پردازش سیگنال بازخورد: به دست آوردن و پیشپردازش سیگنالهایی مانند جریان، ولتاژ و موقعیت را انجام میدهد؛
واحد محافظ: تشخیص و واکنش به خطاها مانند جریان بیش از حد، ولتاژ بیش از حد و دمای بیش از حد برای اطمینان از ایمنی سیستم.
سیستم از یک طراحی ماژولار استفاده میکند، با اتصال ماژولهای عملکردی از طریق رابطهای استاندارد. در داخل FPGA، از یک معماری دو دامنه ساعتی استفاده میشود: الگوریتمهای کنترل در یک دامنه ساعتی با فرکانس پایین برای کاهش مصرف منابع اجرا میشوند، در حالی که واحد تولید PWM در یک دامنه ساعتی با فرکانس بالا برای اطمینان از زمانبندی دقیق و دقت بالا اجرا میشود.
3.2 بهینهسازی و پیادهسازی الگوریتم کنترل PWM
برای دستیابی به کنترل PWM با فرکانس بالا با عملکرد بالا، الگوریتم SVPWM معمولی با معرفی یک الگوریتم کنترل PWM بهبود یافته بهینهسازی میشود، که به صورت زیر بیان میشود:
که در آن Ta زمان هدایت ساقه بالایی فاز A است؛ vα و vβ مولفههای ولتاژ مرجع در مختصات α-β هستند. این الگوریتم با استفاده از یک معماری پایپلاین در FPGA پیادهسازی میشود، که محاسبات مثلثاتی پیچیده را به عملیات خطی ساده تبدیل میکند. این کار به طور قابل توجهی تأخیر محاسباتی را کاهش میدهد و اجرای یک چرخهای را ممکن میسازد. برای بهینهسازی کنترل مرگتی، استراتژی جبران مرگتی تطبیقی اتخاذ میشود.
3.3 تست و تحلیل عملکرد سیستم
برای ارزیابی برتری طرح پیشنهادی پیادهسازی PWM با فرکانس بالا (از این پس "طرح پیشنهادی" نامیده میشود)، آن را با یک پیادهسازی معمولی بر اساس DSP (از این پس "طرح معمولی" نامیده میشود) مقایسه میکنیم. پلتفرم تست بر اساس FPGA Xilinx Artix-7 و DSP TMS320F28379D ساخته شده است، با استفاده از توپولوژیهای مدار قدرت یکسان و ماژولهای قدرت (1200 V/50 A SiC MOSFET). معیارهای عملکرد شامل THD ولتاژ خروجی، زمان پاسخ دینامیکی، عامل توان و کارایی سیستم است. هر تست سه بار تکرار میشود و نتایج برای اطمینان از قابلیت اطمینان میانگین میگیرند.
