Palielinot invertera veiktspēju ar augstfrekvenču PWM tehnoloģiju

Kā pieaug prasība pēc precīzas kontroles rūpnieciskajos procesos, tradicionālā impulsskaitļu modulācijas (PWM) tehnoloģija kļūst par spēcīgu ierobežojumu augstai dinamiskai veiktspējai un zemām harmoniskajām deformācijām. Savukārt augstfrekvences PWM tehnoloģija uzlabo izvades vides kvalitāti un samazina sistēmas harmoniskās deformācijas, palielinot nosūtītāja frekvenci, tādējādi optimizējot invertoru veiktspēju. Tādēļ, balansējot sistēmas efektivitāti un uzticamību, piemērojot augstfrekvences PWM tehnoloģiju, ir kļuvis par būtisku aspektu invertoru tehnoloģiju attīstībā.

1. Augstfrekvences PWM pamatteorija un tehniskās īpašības

PWM tehnoloģija ir galvenā metode, kas tiek izmantota invertoru elektriskajos kontrolsistemās, lai regulētu spriegumu un frekvenci. Tā ģenerē impulsskaitļu sekas, salīdzinot atsauces signālus ar nosūtītāja signāliem, un izmanto šīs impulsskaitļu sekas, lai kontrolētu jaudas ierīču pārslēguma stāvokļus, sasniedzot precīzu kontroli virzienā uz krājumu. Invertoru kontrolē PWM cikla koeficients $D$ var tikt izteikts atkarībā no atsauces vides amplitūdas VrefVref un nosūtītāja vides amplitūdas VtriVtri šādi:

Modulācijas koeficients $m$ ir definēts kā atsauces vides amplitūdas attiecība pret nosūtītāja vides amplitūdu. Tas tieši ietekmē izvades vides efektīvo vērtību un harmoniskās īpašības. Šī attiecība tiek izteikta šādi:

Nosūtītāja frekvence fcfc atsaucas uz trijstūra vides frekvenci, kas tiek izmantota, lai ģenerētu PWM signālu. Tās vērtība tieši ietekmē sistēmas dinamisko atbildes ātrumu un izvades harmoniskās deformācijas sadalījumu. Frekvences attiecība $N$ ir definēta kā nosūtītāja frekvences attiecība pret atsauces vides frekvenci, izteikta šādi:

kur f1 ir atsauces vides frekvence. Augstfrekvences PWM tehnoloģija vispārīgi atsaucas uz PWM kontrolēšanas metodiem, kur nosūtītāja frekvence pārsniedz 10 kHz. Modernos invertorus, ar jaudas ierīču veiktspējas nepārtraukto uzlabošanos, nosūtītāja frekvence ir sasniedzusi 20 kHz vai pat augstākas vērtības. Palielinot nosūtītāja frekvenci, izvades harmoniskās komponentes tiek pārbīdītas uz augstākiem frekvenču diapazoniem, palīdzot nākamajam filtrēšanai un efektīvi samazinot dzinēja troksni un vibrāciju.

Eksperimenti parāda, ka nosūtītāja frekvences palielināšana no 5 kHz līdz 20 kHz var samazināt dzinēja troksni par 12–15 dB un temperatūras paaugstināšanos par 5–8 °C. Kā nosūtītāja frekvence palielinās, PWM izvades vides forma tuvinaies ideālai sinusa videi, un kopējā harmoniska deformācija (THD) tiek būtiski samazināta. Nosūtītāja frekvencē 20 kHz invertera izvades vides THD samazināsies līdz aptuveni 5%, kas ir būtiski labāk nekā 8%–12%, kas tipiski ir zemfrekvences PWM metodēm. Turklāt, augstfrekvences PWM piedāvā priekšrocības, piemēram, ātrāku dinamisko atbildi un augstāku kontrolles precizitāti.

2. Galvenie izaicinājumi augstfrekvences PWM ieviešanā un to risinājumi

2.1 Augstās pārslēguma zaudējumi un to mazināšanas metodes

Augstfrekvences PWM tehnoloģijas visnopietnākā problēma ir pārslēguma zaudējumu straujais pieaugums. Tā kā jaudas ierīču pārslēguma zaudējumi ir proporcionāli pārslēguma frekvencei, augstfrekvences darbība ved pie sistēmas efektivitātes samazināšanās un pieaugošām termiskās pārvaldības prasībām. Viens IGBT moduļa pārslēguma zaudējumu PswPsw var modelēt šādi:

kur E_on un E_off ir iegriešanas un izslēgšanas enerģijas zaudējumi, atbilstoši; ErrErr ir inversā atveseļošanās enerģija; VdcVdc ir faktiskais DC busa spriegums; V_ref ir atsauces spriegums; Ic ir faktiskais strāva; un IrefIref ir atsauces strāva.

Lai mazinātu pārslēguma zaudējumus, var pieņemt šādas pasākumu:
Pirmkārt, izmantot modernas jaudas ierīces, piemēram, Silīcijs karbidā balstītos metāloksīda lauka efekta tranzistorus (SiC MOSFET), kas piedāvā labākas pārslēguma īpašības salīdzinājumā ar tradicionālajiem IGBT;
Otrkārt, optimizēt vārtu vadības shēmu, izmantojot divgrādientu vadības metodes, lai dinamiski pielāgotu vārtu pretestību pārslēguma pārejās, tādējādi izlīdzinot pārslēguma ātrumu un elektromagnētiskās interferences (EMI);
Visbeidzot, ieviest mīkstu pārslēgumu tehnikas, piemēram, nulles sprieguma pārslēgumu (ZVS) vai nulles strāvas pārslēgumu (ZCS) topoloģijas, lai būtiski samazinātu pārslēguma zaudējumus.

2.2 Nederīga laika efekts un kompensācijas tehnikas

Augstfrekvences PWM darbības laikā, neraugoties uz to, ka absolūtais nederīgais laiks paliek nemainīgs, tā proporcija attiecībā pret pārslēguma periodu palielinās, padarot nederīgā laika efektu acīmredzamāku. Tas var novest pie izvades vides deformācijas, sliktākas lēnas ātruma veiktspējas un palielinātā momenta pulso. Lai efektīvi mazinātu šīs problēmas, tiek izmantotas nederīgā laika kompensācijas algoritmi, izteikti šādi:

3 FPGA balstīta implementācijas shēma augstfrekvences PWM tehnoloģijai

3.1 Sistēmas arhitektūras dizains

Augstfrekvences PWM kontrolēšana uzliek lielākas prasības uz aprēķināšanas platformas reāllaiku veiktspēju un kontrolēšanas precizitāti. Tradicionālas digitālās signāla procesori (DSP) bieži saskaras ar ierobežojumiem, piemēram, nepietiekama aprēķināšanas jauda un būtiska pārtraukumu latente, realizējot augstfrekvences PWM. Savukārt programmējamie loģikas masīvi (FPGA) ir labāk piemēroti šādiem pielietojumiem, tāpēc ka tie piedāvā paralēlas apstrādes iespējas un aparātu līmeņa implementācijas elastību.

FPGA balstītā augstfrekvences PWM kontrolēšanas sistēmas kopējā arhitektūra sastāv no četriem galvenajiem moduļiem: galvenais kontrolēšanas vienība, PWM ģenerēšanas vienība, atgriezeniskā signāla apstrādes vienība un aizsardzības vienība. Konkrēti:

• Galvenā kontrolēšanas vienība: Izpilda slēgtu kontroles algoritmus, piemēram, ātruma, strāvas un pozīcijas kontroles ciklus;

• PWM ģenerēšanas vienība: Atbild par augstprecīzām PWM vides ģenerēšanu un nederīgā laika kontroli;

• Atgriezeniskā signāla apstrādes vienība: Uzņem un apstrādā signālus, piemēram, strāvu, spriegumu un pozīciju;

• Aizsardzības vienība: Detektē un reaģē uz kļūdām, piemēram, pārāk lielo strāvu, pārspēko un pārāk lielu temperatūru, lai nodrošinātu sistēmas drošību.

Sistēma izmanto modulāru dizainu, ar funkcionalitātes moduļiem savstarpēji savienotiem standartizētajām saskarnēm. Iekšēji FPGA izmanto divu pulsskaitļu domēnu arhitektūru: kontroles algoritmi darbojas zemākā pulsskaitļu domēnā, lai samazinātu resursu patēriņu, bet PWM ģenerēšanas modulis darbojas augstā pulsskaitļu domēnā, lai nodrošinātu precīzu laika izsekoti un augstu rezolūciju.

3.2 PWM kontrolēšanas algoritma optimizācija un realizācija

Lai sasniegtu augstveidotāka veiktspēja augstfrekvences PWM kontrolēšanu, konventionālais Telpiskā vektora impulsskaitļu modulācijas (SVPWM) algoritms tiek optimizēts, ieviešot uzlabotu PWM kontrolēšanas algoritmu, izteiktu šādi:

kur TaTa ir A fāzes augšējās nogāzes vedēja vedēja laiks; vαvα un vβvβ ir atsauces vides komponentes $\α\text{-}\β$ koordinātu sistēmā. Šis algoritms tiek realizēts FPGA, izmantojot caurstrāvu arhitektūru, transformējot sarežģītus trigonometriskos aprēķinus par vienkāršiem lineārajām operācijām. Tas būtiski samazina aprēķināšanas laiku un ļauj vienā ciklā izpildīt. Lai optimizētu nederīgā laika kontrolēšanu, tiek pieņemta adaptīva nederīgā laika kompensācijas stratēģija.

3.3 Sistēmas veiktspējas testēšana un analīze

Lai novērtētu piedāvātās augstfrekvences PWM implementācijas shēmas (turpmāk saukta "piedāvātā shēma") labvēlīgumu, tā tiek salīdzināta ar konventionālu DSP balstītu implementāciju (turpmāk saukta "konventionālā shēma"). Testa platforma ir izveidota Xilinx Artix-7 FPGA un TMS320F28379D DSP, izmantojot identiskas jaudas līmeņa shēmas un jaudas moduļus (1200 V/50 A SiC MOSFET). Veiktspējas rādītāji ietver izvades vides kopējo harmonisko deformāciju (THD), dinamisko atbildes laiku, jaudas faktoru un sistēmas efektivitāti. Katrs tests tiek atkārtots trīs reizes, ar rezultātiem vidēji, lai nodrošinātu uzticamību.

Kā redzams Tabulā 1, piedāvātā shēma demonstrē būtiskas priekšrocības daudzos rādītājos salīdzinājumā ar konventionālo shēmu: izvades vides THD samazinās no 8,63% līdz 5,33%, 38,2% uzlabojums; dinamiskais atbildes laiks samazinās no 428 μs līdz 245 μs, 42,5% samazinājums; un jaudas faktors palielinās no 0,91 līdz 0,98. Neraugoties uz to, ka sistēmas efektivitāte uzlabojas tikai par 0,1%, šis maz