Meningkatkan Kinerja Inverter dengan Teknologi PWM Frekuensi Tinggi

Seiring meningkatnya permintaan untuk kontrol yang tepat dalam proses industri, teknologi Pulse-Width Modulation (PWM) tradisional kesulitan memenuhi persyaratan kinerja dinamis tinggi dan distorsi harmonik rendah. Sebaliknya, teknologi PWM frekuensi tinggi meningkatkan kualitas gelombang output dan mengurangi harmonisa sistem dengan meningkatkan frekuensi pembawa, sehingga mengoptimalkan kinerja inverter. Oleh karena itu, menyeimbangkan efisiensi sistem dan keandalan saat menerapkan teknologi PWM frekuensi tinggi telah menjadi aspek kritis dalam pengembangan teknologi inverter.

1. Teori Dasar dan Karakteristik Teknis PWM Frekuensi Tinggi

Teknologi PWM adalah teknik inti yang digunakan dalam sistem kontrol listrik inverter untuk mengatur tegangan dan frekuensi. Teknologi ini menghasilkan urutan pulsa dengan membandingkan sinyal referensi dengan sinyal pembawa dan menggunakan urutan pulsa tersebut untuk mengontrol keadaan perubahan perangkat daya, sehingga mencapai kontrol yang tepat terhadap pasokan daya ke beban. Dalam kontrol inverter, siklus kerja $D$ dari PWM dapat dinyatakan berhubungan dengan amplitudo gelombang referensi VrefVref dan amplitudo gelombang pembawa VtriVtri sebagai berikut:

Rasio modulasi $m$ didefinisikan sebagai rasio antara amplitudo gelombang referensi terhadap amplitudo gelombang pembawa. Rasio ini secara langsung mempengaruhi nilai efektif dan karakteristik harmonika dari tegangan output. Ekspresi untuk rasio ini adalah:

Frekuensi pembawa fcfc merujuk pada frekuensi gelombang segitiga yang digunakan untuk menghasilkan sinyal PWM. Nilainya secara langsung mempengaruhi kecepatan respons dinamis sistem dan distribusi harmonika output. Rasio frekuensi $N$ didefinisikan sebagai rasio antara frekuensi pembawa terhadap frekuensi gelombang referensi, dinyatakan sebagai:

di mana f1 adalah frekuensi gelombang referensi. Teknologi PWM frekuensi tinggi umumnya merujuk pada teknik kontrol PWM dengan frekuensi pembawa melebihi 10 kHz. Dalam inverter modern, dengan peningkatan berkelanjutan dalam kinerja perangkat daya, frekuensi pembawa telah mencapai 20 kHz atau bahkan lebih tinggi. Dengan meningkatkan frekuensi pembawa, komponen harmonika output dipindahkan ke rentang frekuensi yang lebih tinggi, memfasilitasi penyaringan selanjutnya dan secara efektif mengurangi suara motor dan getaran.

Eksperimen menunjukkan bahwa peningkatan frekuensi pembawa dari 5 kHz hingga 20 kHz dapat mengurangi suara motor sebesar 12-15 dB dan menurunkan kenaikan suhu sebesar 5-8 °C. Seiring bertambahnya frekuensi pembawa, bentuk gelombang output PWM semakin mendekati gelombang sinus ideal, dan Total Harmonic Distortion (THD) berkurang secara signifikan. Pada frekuensi pembawa 20 kHz, THD tegangan output inverter turun hingga sekitar 5%, yang jauh lebih baik daripada 8%-12% yang biasanya ditemui pada teknik PWM frekuensi rendah. Selain itu, PWM frekuensi tinggi menawarkan keuntungan seperti respons dinamis yang lebih cepat dan akurasi kontrol yang lebih tinggi.

2. Tantangan Kunci dalam Implementasi PWM Frekuensi Tinggi dan Solusinya

2.1 Kerugian Switching Tinggi dan Metode Pengurangan

Masalah paling menonjol dengan teknologi PWM frekuensi tinggi adalah peningkatan tajam dalam kerugian switching. Karena kerugian switching perangkat daya berbanding lurus dengan frekuensi switching, operasi frekuensi tinggi menyebabkan efisiensi sistem berkurang dan menuntut manajemen termal yang lebih besar. Kerugian switching PswPsw dari satu modul Insulated-Gate Bipolar Transistor (IGBT) dapat dimodelkan sebagai berikut:

di mana E_on dan E_off adalah kerugian energi saat hidup dan mati, masing-masing; ErrErr adalah energi pemulihan balik; VdcVdc adalah tegangan bus DC sebenarnya; V_ref adalah tegangan referensi; Ic adalah arus sebenarnya; dan IrefIref adalah arus referensi.

Untuk menekan kerugian switching, langkah-langkah berikut dapat diambil:
Pertama, gunakan perangkat daya canggih seperti Silicon Carbide Metal-Oxide-Semiconductor Field-Effect Transistors (SiC MOSFETs), yang menawarkan karakteristik switching yang lebih unggul dibandingkan IGBT konvensional;
Kedua, optimalkan desain sirkuit driver gerbang dengan menggunakan teknik drive dual slope untuk menyesuaikan resistansi gerbang secara dinamis selama transisi switching, sehingga menyeimbangkan kecepatan switching dan gangguan elektromagnetik (EMI);
Akhirnya, implementasikan teknik switching lembut, seperti topologi zero-voltage switching (ZVS) atau zero-current switching (ZCS), untuk mengurangi kerugian switching secara signifikan.

2.2 Efek Dead-Time dan Teknik Kompensasi

Dalam operasi PWM frekuensi tinggi, meskipun dead-time absolut tetap konstan, proporsinya relatif terhadap periode switching meningkat, membuat efek dead-time lebih menonjol. Ini dapat menyebabkan distorsi tegangan output, penurunan kinerja kecepatan rendah, dan peningkatan ripple torsi. Untuk mengurangi masalah-masalah ini secara efektif, algoritma kompensasi dead-time digunakan, dinyatakan sebagai:

3 Skema Implementasi Berbasis FPGA untuk Teknologi PWM Frekuensi Tinggi

3.1 Desain Arsitektur Sistem

Kontrol PWM frekuensi tinggi menuntut kinerja real-time dan presisi kontrol yang lebih tinggi pada platform komputasi. Prosesor Sinyal Digital (DSP) tradisional sering menghadapi batasan seperti kekuatan komputasi yang tidak cukup dan latency interrupt yang signifikan saat menerapkan PWM frekuensi tinggi. Sebaliknya, Field-Programmable Gate Arrays (FPGA) lebih cocok untuk aplikasi seperti ini karena kemampuan pemrosesan paralel dan fleksibilitas implementasi pada level hardware.

Arsitektur keseluruhan sistem kontrol PWM frekuensi tinggi berbasis FPGA terdiri dari empat modul inti: unit kontrol utama, unit pembangkit PWM, unit pemrosesan sinyal umpan balik, dan unit perlindungan. Secara spesifik:

• Unit Kontrol Utama: Menjalankan algoritma kontrol loop tertutup seperti kecepatan, arus, dan posisi;

• Unit Pembangkit PWM: Bertanggung jawab untuk menghasilkan gelombang PWM presisi tinggi dan mengelola kontrol dead-time;

• Unit Pemrosesan Sinyal Umpan Balik: Menangani pengambilan dan praproses sinyal seperti arus, tegangan, dan posisi;

• Unit Perlindungan: Mendeteksi dan merespons kegagalan seperti arus berlebih, tegangan berlebih, dan suhu berlebih untuk memastikan keamanan sistem.

Sistem mengadopsi desain modular, dengan modul fungsional saling terhubung melalui antarmuka standar. Secara internal, FPGA menggunakan arsitektur dua domain jam: algoritma kontrol beroperasi dalam domain jam frekuensi rendah untuk mengurangi konsumsi sumber daya, sementara modul pembangkit PWM beroperasi dalam domain jam frekuensi tinggi untuk memastikan timing yang tepat dan resolusi tinggi.

3.2 Optimasi dan Implementasi Algoritma Kontrol PWM

Untuk mencapai kontrol PWM frekuensi tinggi berkinerja tinggi, algoritma Space Vector Pulse Width Modulation (SVPWM) konvensional dioptimalkan dengan memperkenalkan algoritma kontrol PWM yang ditingkatkan, dinyatakan sebagai:

di mana TaTa adalah waktu konduksi kaki atas Fase A; vαvα dan vβvβ adalah komponen tegangan referensi dalam sistem koordinat $\α\text{-}\β$. Algoritma ini diimplementasikan dalam FPGA menggunakan arsitektur pipelined, mengubah perhitungan trigonometri yang kompleks menjadi operasi linier yang sederhana. Hal ini secara signifikan mengurangi latency komputasi dan memungkinkan eksekusi satu siklus. Untuk mengoptimalkan kontrol dead-time, strategi kompensasi dead-time adaptif diadopsi.

3.3 Pengujian dan Analisis Kinerja Sistem

Untuk mengevaluasi keunggulan skema implementasi PWM frekuensi tinggi yang diusulkan (selanjutnya disebut "skema yang diusulkan"), skema ini dibandingkan dengan implementasi berbasis DSP konvensional (selanjutnya disebut "skema konvensional"). Platform uji dibangun pada Xilinx Artix-7 FPGA dan TMS320F28379D DSP, menggunakan topologi sirkuit dan modul daya (1200 V/50 A SiC MOSFET) yang identik. Metrik kinerja termasuk Total Harmonic Distortion (THD) tegangan output, waktu respons dinamis, faktor daya, dan efisiensi sistem. Setiap tes diulang tiga kali, dengan hasil rata-rata untuk memastikan keandalan.

Seperti ditunjukkan dalam Tabel 1, skema yang diusulkan menunjukkan keunggulan signifikan dibandingkan skema konvensional di sebagian besar metrik: THD tegangan output berkurang dari 8,63% menjadi 5,33%, peningkatan 38,2%; waktu respons dinamis berkurang dari 428 μs menjadi 245 μs, penurunan 42,5%; dan faktor daya meningkat dari 0,91 menjadi 0,98. Meskipun efisiensi sistem hanya meningkat 0,1%, peningkatan marginal ini masih bermakna mengingat efisiensi dasar yang sudah tinggi melebihi 92%.

Kelayakan skema yang diusulkan di bawah kondisi beban yang berbeda diuji lebih lanjut, dengan hasil ditampilkan dalam Tabel 2. Uji coba mencakup beban resistif, induktif, dan motor. Hasil menunjukkan bahwa skema yang diusulkan mempertahankan kinerja stabil di semua jenis beban: variasi THD tegangan output hanya 0,47%, menunjukkan ketangguhan algoritma kontrol yang sangat baik; kerugian switching dipertahankan antara 125 W dan 138 W, dengan fluktuasi hanya 10,4%, menunjukkan manajemen daya yang efektif; dan kenaikan suhu dijaga dalam rentang 41-45 °C, mengkonfirmasi stabilitas termal yang superior.

4 Kesimpulan

Teknologi PWM frekuensi tinggi adalah enabler kunci untuk meningkatkan kinerja inverter, namun implementasinya dalam sistem kontrol listrik menghadapi berbagai tantangan teknis. Makalah ini mengatasi isu-isu kritis seperti kerugian switching frekuensi tinggi, efek dead-time, dan desain sirkuit driver dengan mengusulkan solusi sistematis dan menyajikan kerangka implementasi berbasis FPGA.

Skema yang diusulkan menawarkan presisi tinggi, latensi rendah, dan kinerja real-time yang kuat, secara efektif meningkatkan respons dinamis dan akurasi steady-state. Penelitian ini memberikan dukungan teknis yang solid untuk kontrol inverter berkinerja tinggi dan memiliki potensi aplikasi luas di bidang seperti otomasi industri, pembangkit energi terbarukan, dan kendaraan listrik.