Inbertsorearen Prestazioa Hobetzea Altu Mailako PWM Teknologia Erabilita

Industria prozesuetan zehatzeko kontrolaren eskatzea jarraituz, tradizionala den Pulse-Width Modulation (PWM) teknologia eragin dinamiko altua eta harmonikoen distorsio baxua lortzeko eskerrak ditu. Aldiz, maiztasun altuko PWM teknologia, portzairen maiztasuna handitzen duenez, irteerako forma-ondaren kalitatea hobetzen du eta sistemaren harmonikoak murrizten ditu, hala nola inbertsoreen prestazioak optimizatuz. Horrela, maiztasun altuko PWM teknologia aplikatzean sistemaren efizientzia eta fidagarritasuna orekatzea inbertsore teknologiaren garapenen aspektu garrantzitsu bat da.

1. Maiztasun Altuko PWM-en Oinarrizko Teoria eta Teknologia Ezaugarriak

PWM teknologia inbertsoreen elektrikoko kontrol sistemaetan erabilitako teknika nagusia da tensioa eta maiztasuna kudeatzeko. Erreferentziako senalak eta portzairen senalak alderatuz sortzen ditu pulsu sekuentziak eta horiekin indar elementuen aldaketarako estatuak kontrolatzen ditu, hala nola jatorrizko moduan kontrolo zehatz egiten duen energia emaginetara. Inbertsore kontrolan, PWM-en faktore berotzailea $D$ erreferentziako ondoaren amplitudarekiko VrefVref eta portzairen ondoaren amplitudarekiko VtriVtri honela adieraz daiteke:

Modulazio arrazoia $m$ erreferentziako ondoaren amplitudaren eta portzairen ondoaren amplitudaren arteko arrazoia bezala defini daiteke. Honek direkten balioa eta irteerako tensioren harmoniko ezaugarriak diru egiten ditu. Arrazoia hau honela adieraz daiteke:

Portzairen maiztasuna fcfc PWM senalak sortzeko erabilitako triangeluar ondoaren maiztasuna da. Balio honek sisteman erantzun dinamikorako abiadura eta irteerako harmonikoen banaketa direkten egiten ditu. Maiztasun arrazoia $N$ portzairen maiztasuna eta erreferentziako ondoaren maiztasuna arteko arrazoia bezala defini daiteke, hau bezala adierazita:

non f1 erreferentziako ondoaren maiztasuna izan. Maiztasun altuko PWM teknologia oso gehienetan 10 kHz baino goiko portzairen maiztasunekoa duen PWM kontrol teknika bezala hartzen da. Gaur egungo inbertsoreetan, indar elementuen prestazioen hobekuntza jarraian, portzairen maiztasunak 20 kHz edo gehiago iritsi dira. Portzairen maiztasuna handituz, irteerako harmoniko osagaiak maiztasun altuagoetara mugitu egiten dira, horrela filtratzea erraztu eta motorren sorburua eta birabiltasuna murriztu egiten da.

Esperimentuetan ikusi da 5 kHz-tik 20 kHz-ra igotzeak motorren sorburua 12-15 dB murriztzen duela eta tenperatura gorrisuna 5-8 °C gutxitzen duela. Portzairen maiztasuna handitzen doanean, PWM-ren irteerako forma-onda idealaren sinusoideari hurbiltzen zaion, eta Total Harmonic Distortion (THD) askoz murrizten da. 20 kHz portzairen maiztasunean, inbertsorearen irteerako tensioren THD 5% inguru geratzen da, hau da, 8%-12% inguru denean, maiztasun baxuko PWM tekniketako batean askoz hobea. Gainera, maiztasun altuko PWM teknologia erantzun dinamikorako abiadura eta kontrol zehatzagokotasuna ere hobetu egiten ditu.

2. Maiztasun Altuko PWM Implementatzeko Arazo Nagusiak eta Horien Soluzioak

2.1 Aldaketako Galera Altua eta Redukzio Metodologiat

Maiztasun altuko PWM teknologiaren arazo nabarmena aldaketako galereko gorriga da. Indar elementuen aldaketako galera portzairen maiztasunarekin proportzionala denez, maiztasun altuak sistemaren efizientzia txikitzen du eta termika kudeatzeko eskerrak handitzen ditu. Insulated-Gate Bipolar Transistor (IGBT) modulu bakar baten aldaketako galera PswPsw hurrengo moduan modelatu daiteke:

non E_on eta E_off aldaketako energia galereko aktibazioa eta desaktibazioa direla; ErrErr aldaketako energia galera; VdcVdc DC bus tensio erreala; V_ref erreferentziako tensioa; Ic intentsio erreala; eta IrefIref erreferentziako intentsioa.

Aldaketako galereko gorriga murrizteko, hurrengo neurriak hartu daitezke:
Lehenik, Silicon Carbide Metal-Oxide-Semiconductor Field-Effect Transistors (SiC MOSFETs) bezalako aurreratutako indar elementuak erabili, IGBT tradizionalen aldean;
Bigarrenik, ate pilota kircuitu diseinua optimizatu, bi pendulen pilotatze teknikak erabiliz ate resistentzia dinamikoki aldatuz, horrela aldaketarako abiadura eta interferentzia elektromagnetikoa (EMI) orekatuz;
Azkenik, zero-tensio aldaketa (ZVS) edo zero-intentsio aldaketa (ZCS) topologiak bezalako soft-switching teknikak implementatu, aldaketako galera askoz murrizteko.

2.2 Heriotza-denbora Efektua eta Konpentsazio Teknikak

Maiztasun altuko PWM operazioan, heriotza-denboraren balio absolutua konstante mantenduta, bere proportzioa aldaketen tartearen aldean handitu egiten da, heriotza-denbora efektua ohitzegiago egiten da. Honek irteerako tensioren distorsioa, abiadura baxuko prestazioen murrizketa eta momentu-osagaiaren gorriga ekar dezake. Arazo horiek murrizteko, heriotza-denbora konpentsazio algoritmoak erabiltzen dira, hurrengo moduan adierazita:

3 Maiztasun Altuko PWM Teknologiaren FPGA Oinarritako Implementazio Planoa

3.1 Sistema Arquitectura Diseinua

Maiztasun altuko PWM kontrolak ordenagailu plataformen prestazio real-time eta kontrol zehatzagokotasun handiagoak eskatzen ditu. Digital Signal Processors (DSP) tradizionalak maiztasun altuko PWM implementatzeko baldintza-konputazio baliokidetasuna eta interrupzio latentsia handia duten limiteetan egoiten dira. Aldiz, Field-Programmable Gate Arrays (FPGA) paralelismoaren arabera eta hardware-mailako implementazioaren flexibilitateagatik hainbat aplikazioetan egokiagoak dira.

FPGA oinarritako maiztasun altuko PWM kontrol sistemaren arquitectura orokorra lau modulun nagusi ditu: kontrol unitate nagusia, PWM sortzaile unitatea, feedback signalen prozesamendu unitatea eta babesa unitatea. Zehatzago:

• Kontrol Unitate Nagusia: Abiadura, intentsio eta posizio bueltakako kontrol algoritmoak exekutatzen ditu;

• PWM Sortzaile Unitatea: PWM forma-onden zehatzak sortzen ditu eta heriotza-denbora kontrola kudeatzen du;

• Feedback Signalen Prozesamendu Unitatea: Intentsio, tensio eta posizio signalen jasotza eta preprozesamendua egiten du;

• Babesa Unitatea: Intentsio gaineko, tensio gaineko eta tenperatura gaineko akatsak detektatzen ditu eta erantzuten diote sistema segurtasuna bermatzeko.

Sistema modular diseinu batekin, funtzio-moduluak estandarizatutako interfazeetan elkar lotuta daude. Barruan, FPGA dual taktu-dominio arquitectura du: kontrol algoritmoak taktu-dominioko frekuencia baxuan exekutatzen dira erresursu erabilera murrizteko, PWM sortzaile moduluak taktu-dominioko frekuencia altuan exekutatzen dira denbora-zehatz eta resoluzio handia bermatzeko.

3.2 PWM Kontrol Algoritmoaren Optimizazioa eta Implementazioa

Maiztasun altuko PWM kontrola eraginkorra lortzeko, espazio bektoreko pulse width modulation (SVPWM) algoritmo tradizionala optimizatu da PWM kontrol algoritmo hobetua sartuz, hurrengo moduan adierazita:

non TaTa A fasearen goiko tramoaren konduktore denbora izan; vαvα eta vβvβ erreferentziako tensioaren osagaiak $\α\text{-}\β$ koordenatu sisteman. Algoritmo hau pipelined arquitectura batean FPGA-n implementatzen da, trigonometriko konputazio konplexuak lineal operazio sinpleetan bihurtuz. Honek konputazio latentsia askoz murriztu eta exekuzio ziklo bakarreko ahalbidetzen du. Heriotza-denbora kontrola hobetzeko, heriotza-denbora konpentsazio estrategia adaptibo bat hartzen da.

3.3 Sistema Prestazioen Probak eta Analisia

Proposatutako maiztasun altuko PWM implementazio planoaren (ondoren "plano proposatua" deituko dugu) superioritatea DSP oinarritako implementazio tradizionalarekin (ondoren "implementazio tradizionala" deituko dugu) alderatzea behar da. Probak Xilinx Artix-7 FPGA eta TMS320F28379D DSP gainontopetan egin dira, potentzia mailako zirkuitu topologia eta potentzia modulu berdinak erabiliz (1200 V/50 A SiC MOSFET). Prestazio metrikak irteerako tensioren total harmonic distortion (THD), erantzun dinamikorako denbora, faktor potentzia eta sistema efizientzia barne ditu. Proba bakoitzak hiru aldiz errepikatu da, emaitzak bataz bestekoak izan daitezela ziurtatzeko.

Taula 1-an ikusten da, plano proposatua hainbat neurrietan implementazio tradizionalarekin alderatuta avantaje handiak dituela: irteerako tensioren THD 8.63%tik 5.33%ra jaisten da, 38.2%ko hobekuntza; erantzun dinamikorako denbora 428 μs-tik 245 μs-ra jaisten da, 42.5%ko murrizketa; eta faktor potentzia 0.91-tik 0.98-ra igo da. Sistemaren efizientzia 0.1% bakarrik hobetu bazen ere, 92% baino gehiago duen oinarri efizientzia altua kontuan hartuta, marginaletasun hori esanahia du.

Plano proposatua karga desberdinetan probatzen da, Taula 2an emaitzak agertzen dira. Probak resistente, induktibo eta motor kargak barne ditu. Emaitzetan ikusten da plano proposatua karga guztietan prestazio estabilak mantentzen dituela: irteerako tensioren THDen aldaketa 0.47% soilik du, kontrol algoritmoaren robustotasun handia adierazten du; aldaketako galera 125 W eta 138 W artean mantentzen dira, 10.4%ko fluctuazioa soilik du, indar kudeaketaren efektibotasuna adierazten du; eta tenperatura gorrisuna 41-45 °C artean mantentzen da, termika estabilitasun handia adierazten du.

4 Iraultza

Maiztasun altuko PWM teknologia inbertsoreen prestazioak hobetzeko tresna garrantzitsu bat da, baina elektrikoko kontrol sistemaetan implementatzeko arazo teknikoen bat egon. Lan hau maiztasun altuko aldaketako galera, heriotza-denbora efektua eta ate pilota kircuituaren diseinua bezalako arazo kritikoak aztertzen ditu, sistematikoki soluzioak proposatuz eta FPGA oinarritako implementazio estruktura bat aurkeztuz.

Plano proposatua zehaztasun handia, latentsia txiki eta prestazio real-time ona eskaintzen ditu, erantzun dinamikoa eta estazio-zaharra zehatztasuna hobetuz. Ikerketa inbertsore kontrol eraginkorrerako oinarri teknikoa ematen du, industria automatizazioan, energia berriztagarriaren sortzean eta elektriko motorean aplikazio handia duelako.