ਚਾਰਜਿੰਗ ਕੈਪੈਸਿਟਰ ਰੀਸਟਾਰ ਦੇ ਡਾਇਸਚਾਰਜ ਸਮੇਂ ਨਾਲ ਗਣਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ

ਕੈਪੈਸਿਟਰ ਦੀ ਰੀਸ਼ਟਰ ਨਾਲ ਵਿਚਕਾਰ ਦੁਆਰਾ ਬਿਲਾਇਸ਼ ਦੇ ਸਮੇਂ ਦਾ ਹਿਸਾਬ ਆਰਸੀ ਸਰਕਿਟ (ਭਾਵ ਰੀਸ਼ਟਰ ਅਤੇ ਕੈਪੈਸਿਟਰ ਦੀ ਗਠਿਤ ਸਰਕਿਟ) ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਉੱਤੇ ਨਿਰਭਰ ਕਰਦਾ ਹੈ। ਆਰਸੀ ਸਰਕਿਟਾਂ ਵਿੱਚ, ਕੈਪੈਸਿਟਰ ਦੀ ਬਿਲਾਇਸ਼ ਨੂੰ ਇੱਕ ਘਾਤੀ ਫੰਕਸ਼ਨ ਦੁਆਰਾ ਦਰਸਾਇਆ ਜਾ ਸਕਦਾ ਹੈ।

ਬਿਲਾਇਸ਼ ਦੇ ਸਮੇਂ ਦਾ ਹਿਸਾਬ ਲਈ ਸ਼ਬਦ

ਜਦੋਂ ਕੈਪੈਸਿਟਰ ਬਿਲਾਇਆ ਜਾਂਦਾ ਹੈ, ਤਾਂ ਇਸ ਦੀ ਵੋਲਟੇਜ V(t) ਦੀ ਸਮੇਂ t ਨਾਲ ਹੋਣ ਵਾਲੀ ਪਰਿਵਰਤਨ ਨੂੰ ਹੇਠ ਲਿਖਿਤ ਸ਼ਬਦ ਦੁਆਰਾ ਪ੍ਰਗਟ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ:

• V(t) ਸਮੇਂ t 'ਤੇ ਕੈਪੈਸਿਟਰ ਦੀ ਵੋਲਟੇਜ ਹੈ;

• V0 ਪ੍ਰਾਰੰਭਿਕ ਵੋਲਟੇਜ (ਭਾਵ ਕੈਪੈਸਿਟਰ ਦੀ ਬਿਲਾਇਸ਼ ਦੀ ਸ਼ੁਰੂਆਤ ਵਾਲੀ ਵੋਲਟੇਜ) ਹੈ;

• R ਸਰਕਿਟ ਵਿਚ ਰੀਸ਼ਟੈਂਸ ਹੈ (ਓਹਮ, Ω);

• C ਕੈਪੈਸਿਟਰ ਦੀ ਕੈਪੈਸਿਟੈਂਸ ਹੈ (ਫਾਰਾਡ, F);

• e ਸਹਿਜ ਲਾਗਰਿਥਮ ਦਾ ਮੂਲ ਹੈ (ਲਗਭਗ 2.71828);

• t ਸਮੇਂ ਹੈ (ਸਕਾਂਡ, s)।

ਸਮੇਂ ਨਿਯਮ

ਸਮੇਂ ਨਿਯਮ τ, RC ਦਾ ਗੁਣਨਫਲ ਹੈ, ਜੋ ਕੈਪੈਸਿਟਰ ਦੀ ਪ੍ਰਾਰੰਭਿਕ ਵੋਲਟੇਜ ਦੇ 1/e (ਲਗਭਗ 36.8%) ਤੱਕ ਬਿਲਾਇਸ਼ ਲਈ ਲੋੜੀਦਾ ਸਮੇਂ ਦਰਸਾਉਂਦਾ ਹੈ। ਸਮੇਂ ਨਿਯਮ τ ਦਾ ਹਿਸਾਬ ਲਗਾਉਣ ਦਾ ਸ਼ਬਦ ਹੈ:

ਸਾਰਾਂਸ਼

ਰੀਸ਼ਟਰ ਦੁਆਰਾ ਕੈਪੈਸਿਟਰ ਦੀ ਬਿਲਾਇਸ਼ ਦੇ ਸਮੇਂ ਦਾ ਹਿਸਾਬ ਮੁੱਖ ਰੂਪ ਵਿੱਚ ਘਾਤੀ ਘਟਾਉ ਦੇ ਸ਼ਬਦ 'ਤੇ ਆਧਾਰਿਤ ਹੈ। ਸਮੇਂ ਨਿਯਮ τ=RC ਕੈਪੈਸਿਟਰ ਦੀ ਬਿਲਾਇਸ਼ ਦੀ ਦਰ ਨੂੰ ਵਿਸ਼ੇਸ਼ ਕਰਦਾ ਹੈ। ਇੱਕ ਵਿਸ਼ੇਸ਼ ਵੋਲਟੇਜ ਅਨੁਪਾਤ ਦਾ ਹਿਸਾਬ ਲਗਾਉਣ ਲਈ, ਉੱਤੇ ਦਿੱਤੇ ਸ਼ਬਦ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਜਿਸ ਨਾਲ ਲੋੜੀਦਾ ਸਮੇਂ ਦਾ ਹਲ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।