آزمونهای مدار باز و مدار بسته دو روش اساسی هستند که در آزمون ترانسفورماتور برای تعیین جداگانه زیانهای هسته و زیانهای مس استفاده میشوند.
آزمون مدار باز (آزمون بدون بار)
در آزمون مدار باز، معمولاً ولتاژ اسمی به یک سیمپیچ اعمال میشود در حالی که سیمپیچ دیگر باز میماند. این تنظیم عمدتاً برای اندازهگیری زیانهای هسته به دلایل زیر استفاده میشود:
زیانهای هسته عمدتاً شامل زیانهای هیسترزیس و جریانهای دایرهای هستند که در هسته ترانسفورماتور رخ میدهند. وقتی ولتاژ متناوب به سیمپیچ اصلی اعمال میشود، هسته را مغناطیسی میکند و یک میدان مغناطیسی متناوب ایجاد میکند. زیانهای هیسترزیس و جریانهای دایرهای تولید شده در این فرآیند میتوانند با اندازهگیری توان ورودی کمّی شوند.
در آزمون مدار باز، چون سیمپیچ ثانویه باز است، تقریباً هیچ جریانی از طریق سیمپیچها جریان نمییابد، بنابراین زیانهای مس میتوانند نادیده گرفته شوند. این بدان معناست که توان ورودی اندازهگیری شده تقریباً کاملاً زیانهای هسته را منعکس میکند.
آزمون مدار بسته
در آزمون مدار بسته، ولتاژ کافی پایینی به یک سیمپیچ اعمال میشود تا اشباع را جلوگیری کند، در حالی که سیمپیچ دیگر بسته میشود. این آزمون عمدتاً برای اندازهگیری زیانهای مس به دلایل زیر استفاده میشود:
زیانهای مس عمدتاً به دلیل زیانهای I²R که توسط مقاومت سیمپیچها ایجاد میشوند، وجود دارد. در حین آزمون مدار بسته، چون سیمپیچ ثانویه بسته شده است، جریان قابل توجهی (نزدیک به جریان اسمی) از طریق سیمپیچ اصلی میگذرد که منجر به زیانهای مس قابل توجه میشود.
چون ولتاژ اعمال شده پایین است، هسته به اشباع نمیرسد، بنابراین زیانهای هسته نسبتاً کم هستند و میتوانند نادیده گرفته شوند. بنابراین، تحت این شرایط، توان ورودی اندازهگیری شده عمدتاً زیانهای مس را منعکس میکند.
با استفاده از این دو روش آزمون، زیانهای هسته و زیانهای مس میتوانند مؤثرانه جدا شده و مستقل از هم ارزیابی شوند. این موضوع برای بهینهسازی طراحی، تشخیص خطا و تضمین عملکرد کارآمد ترانسفورماتور حیاتی است.