วงจร RLC อนุกรมเป็นวงจรที่ ตัวต้านทาน, อินดักเตอร์ และ คาปาซิเตอร์ เชื่อมต่อกันแบบอนุกรมกับแหล่งจ่าย แรงดัน วงจรที่ได้เรียกว่า วงจร RLC อนุกรม วงจรและแผนภาพเฟสเซอร์สำหรับวงจร RLS แสดงดังนี้
แผนภาพเฟสเซอร์ของวงจร RLC อนุกรมวาดโดยการรวมแผนภาพเฟสเซอร์ของตัวต้านทาน อินดักเตอร์ และคาปาซิเตอร์ ก่อนทำเช่นนั้น ควรเข้าใจความสัมพันธ์ระหว่างแรงดันและ กระแส ในกรณีของตัวต้านทาน คาปาซิเตอร์ และอินดักเตอร์
ตัวต้านทาน
ในกรณีของตัวต้านทาน แรงดันและกระแสอยู่ในเฟสเดียวกัน หรือเราสามารถกล่าวได้ว่ามุมเฟสระหว่างแรงดันและกระแสเป็นศูนย์
อินดักเตอร์
ในอินดักเตอร์ แรงดันและกระแสไม่อยู่ในเฟสเดียวกัน แรงดันนำหน้ากระแส 90° หรือกล่าวอีกนัยหนึ่ง แรงดันจะมีค่าสูงสุดและศูนย์ 90° ก่อนที่กระแสมีค่านั้น
คาปาซิเตอร์
ในกรณีของคาปาซิเตอร์ กระแสนำหน้าแรงดัน 90° หรือกล่าวอีกนัยหนึ่ง แรงดันจะมีค่าสูงสุดและศูนย์ 0° หลังจากกระแสมีค่านั้น กล่าวคือแผนภาพเฟสเซอร์ของคาปาซิเตอร์ตรงข้ามกับอินดักเตอร์
หมายเหตุ: เพื่อจำความสัมพันธ์ระหว่างแรงดันและกระแส ให้จำคำว่า ‘CIVIL’ คือ ในคาปาซิเตอร์ กระแสนำหน้าแรงดัน และแรงดันนำหน้ากระแสในอินดักเตอร์
วงจร RLC
ในการวาดรูปแผนภาพเฟสเซอร์ของวงจร RLC อนุกรม ให้ทำตามขั้นตอนดังนี้:
ขั้นตอนที่ 1. ในกรณีของวงจร RLC อนุกรม ตัวต้านทาน คาปาซิเตอร์ และอินดักเตอร์เชื่อมต่อกันแบบอนุกรม ดังนั้น กระแสที่ไหลผ่านองค์ประกอบทั้งหมดเท่ากันคือ I r = Il = Ic = I ในการวาดรูปแผนภาพ เอากระแสเฟสเซอร์เป็นอ้างอิงแล้ววาดบนแกนแนวนอนตามที่แสดงในแผนภาพ
ขั้นตอนที่ 2. ในกรณีของตัวต้านทาน แรงดันและกระแสอยู่ในเฟสเดียวกัน ดังนั้น วาดแรงดันเฟสเซอร์ VR ไปในแนวเดียวกันหรือทิศทางเดียวกับกระแสเฟสเซอร์คือ VR อยู่ในเฟสเดียวกับ I
ขั้นตอนที่ 3. เราทราบว่าในอินดักเตอร์ แรงดันนำหน้ากระแส 90° ดังนั้น วาด Vl (แรงดันตกคร่อมอินดักเตอร์) ตั้งฉากกับกระแสเฟสเซอร์ในทิศทางนำหน้า
ขั้นตอนที่ 4. ในกรณีของคาปาซิเตอร์ แรงดันล้าหลังกระแส 90° ดังนั้น วาด Vc (แรงดันตกคร่อมคาปาซิเตอร์) ตั้งฉากกับกระแสเฟสเซอร์ในทิศทางลงล่าง
ขั้นตอนที่ 5. ในการวาดรูปผลรวม วาด Vc ขึ้นไป แล้ววาด Vs ซึ่งเป็นผลรวมเวกเตอร์ของแรงดัน Vr และ VL – VC.
อิมพีแดนซ์ Z ของวงจร RLC อนุกรมถูกกำหนดว่าเป็นการต้านทานการไหลของกระแสเนื่องจากความต้านทานของวงจร R, อินดักติฟรีแอกแทนซ์, XL และ คาปาซิทีฟรีแอกแทนซ์, XC หากอินดักติฟรีแอกแทนซ์มากกว่าคาปาซิทีฟรีแอกแทนซ์ คือ XL > XC แล้ววงจร RLC จะมีมุมเฟสที่ล้าหลัง และหากคาปาซิทีฟรีแอกแทนซ์มากกว่าอินดักติฟรีแอกแทนซ์ คือ XC > XL แล้ววงจร RLC จะมีมุมเฟสที่นำหน้า และหากอินดักติฟและคาปาซิทีฟเท่ากัน คือ XL = XC แล้ววงจรจะทำงานเหมือนวงจรที่มีความต้านทานเพียงอย่างเดียว
เรารู้ว่า,
แทนค่า VS