निम्न-शोर उच्च-विभवांक व्यापक पटक के आधार पर इनवर्टर-आधारित ट्रांसिम्पीडेंस एम्प्लिफायर

इस शोध पत्र में, एक ट्रांसफॉर्मर-आधारित बैंडविड्थ (BW) विस्तार तकनीक का उपयोग किया गया है ताकि इंवर्टर-आधारित ट्रांसिम्पीडेंस एम्प्लिफायर्स (TIAs) के BW, शोर, और सिलिकॉन क्षेत्र को सुधारा जा सके, भले ही वे इंडक्टिव पीकिंग का उपयोग करें। प्रस्तावित तकनीक पर आधारित एक TIA, 16-नैनोमीटर फिनफेट प्रक्रिया में डिजाइन और लेआउट किया गया है, जो पारंपरिक TIA की तुलना में 36% बढ़ी हुई BW, 19% कम इनपुट-संदर्भित शोर, और 57% कम सिलिकॉन क्षेत्र दर्शाता है। प्रस्तावित TIA आर्किटेक्चर में, फॉरवर्ड पथ में एक ट्रांसफॉर्मर को शामिल करने से इंवर्टर की परासीटिक क्षमताओं का आंशिक रूप से प्रतिस्थापन होता है और पारंपरिक TIA की ट्रांसिम्पीडेंस सीमा को आराम दिया जाता है। प्रस्तावित तकनीक TIA के इनपुट-संदर्भित धारा शोर स्पेक्ट्रम को भी कम करती है। पोस्ट-लेआउट, इलेक्ट्रोमैग्नेटिक (EM) सिमुलेशन और सांख्यिकीय विश्लेषण का उपयोग प्रस्तावित आर्किटेक्चर की प्रभावशीलता की जाँच करने के लिए किया जाता है। सिमुलेशन के परिणाम दर्शाते हैं कि TIA 58 dB Ω , 17.4 GHz की बैंडविड्थ, 17.4 pA/√Hz की इनपुट-संदर्भित शोर, और 64 Gbps PAM4 डेटा-रेट और 1E-6 बिट-एरर-रेट (BER) पर 20 mV की आँख-खुलने की क्षमता प्राप्त करता है। पूरा TIA चेन 19 mW खपत करने की अपेक्षा कर रहा है और 0.023 mm2 का सक्रिय क्षेत्र घेरता है।

स्रोत: IEEE Xplore

घोषणा: मूल का सम्मान करें, अच्छे लेख साझा करने योग्य हैं, यदि उल्लंघन हो तो डिलीट करने के लिए संपर्क करें।