ಈ ಪ್ರಕರಣದಲ್ಲಿ, ಟ್ರಾನ್ಸ್ಫಾರ್ಮರ್-ಬೇಸೆಡ್ ಬ್ಯಾಂಡ್ವಿಥ್ (BW) ವಿಸ್ತರಣ ತಂತ್ರವನ್ನು ಉಪಯೋಗಿಸಿ ಇನ್ವರ್ಟರ್-ಬೇಸೆಡ್ ಟ್ರಾನ್ಸಿಂಪೀಡನ್ಸ್ ಅಂಪ್ಲಿಫೈರ್ಸ್ (TIAs) ಗಳ ಬ್ಯಾಂಡ್ವಿಥ್, ಶಬ್ದ, ಮತ್ತು ಸಿಲಿಕನ್ ವಿಸ್ತೀರ್ಣದ ಮುನ್ನಡೆಯೆಂದು ಕೆಲವು ಪರಿಸ್ಥಿತಿಯಲ್ಲಿ ಉದ್ದದ ಶೀರ್ಷಕ ಉಪಯೋಗಿಸುವಂತೆ ಹೆಚ್ಚಿಸಲಾಗಿದೆ. ಪ್ರಸ್ತಾಪಿಸಲಾದ ತಂತ್ರದ ಮೇಲೆ ರಚಿಸಲಾದ ಮತ್ತು ಲೇಯಾಟ್ ಮಾಡಲಾದ TIA, ೧೬-ನಾನೋಮೀಟರ್ ಫಿನ್FET ಪ್ರಕ್ರಿಯೆಯಲ್ಲಿ ಡಿಜೈನ್ ಮಾಡಲಾಗಿದೆ, ಇದು ಸಾಮಾನ್ಯ TIA ಗಳಿಗೆ ಹೋಲಿಸಿದಾಗ ೩೬% ಬ್ಯಾಂಡ್ವಿಥ್ ಹೆಚ್ಚುವರಿಕೆ, ೧೯% ಇನ್ಪುಟ್-ರಿಫರ್ಡ್ ಶಬ್ದ ಕಡಿಮೆಯಾಗುವುದು ಮತ್ತು ೫೭% ಸಿಲಿಕನ್ ವಿಸ್ತೀರ್ಣ ಕಡಿಮೆಯಾಗುವುದನ್ನು ತೋರಿಸುತ್ತದೆ. ಪ್ರಸ್ತಾಪಿಸಲಾದ TIA ನ ರಚನೆಯಲ್ಲಿ, ಅಂತರ್ಗತ ಟ್ರಾನ್ಸ್ಫಾರ್ಮರ್ ಮುಂದಿನ ಮಾರ್ಗದಲ್ಲಿ ಇನ್ವರ್ಟರ್ ಗಳ ಪರಸೈಟಿಕ ಕೆಪೆಸಿಟನ್ಸ್ ಕೆಳಗೆ ಭಾಗಶಃ ಪೂರ್ಣಗೊಳಿಸುತ್ತದೆ ಮತ್ತು ಸಾಮಾನ್ಯ TIA ಗಳ ಟ್ರಾನ್ಸಿಂಪೀಡನ್ ಮಿತಿಯನ್ನು ಕೆಳಗೆ ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ. ಪ್ರಸ್ತಾಪಿಸಲಾದ ತಂತ್ರವು TIA ಗಳ ಇನ್ಪುಟ್-ರಿಫರ್ಡ್ ವಿದ್ಯುತ್ ಶಬ್ದ ಸ್ಪೆಕ್ಟ್ರನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ. ಪೋಸ್ಟ್-ಲೇಯಾಟ್ ಸಹ ಇಲೆಕ್ಟ್ರೋಮಾಗ್ನೆಟಿಕ್ (EM) ಸಿಮುಲೇಷನ್ಗಳು ಮತ್ತು ಸಂಖ್ಯಾತ್ಮಕ ವಿಶ್ಲೇಷಣೆಗಳನ್ನು ಪ್ರಸ್ತಾಪಿಸಲಾದ ರಚನೆಯ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಪರಿಶೀಲಿಸಲು ಉಪಯೋಗಿಸಲಾಗಿದೆ. ಸಿಮುಲೇಷನ್ ಫಲಿತಾಂಶಗಳು ತೋರಿಸುತ್ತವೆ ಎಂಬುದು TIA ೫೮ dB ಟ್ರಾನ್ಸಿಂಪೀಡನ್ ಗೆನ್ ಪಡೆದು, ೧೭.೪ GHz ಬ್ಯಾಂಡ್ವಿಥ್, ೧೭.೪ pA/√Hz ಇನ್ಪುಟ್-ರಿಫರ್ಡ್ ಶಬ್ದ, ೬೪ Gbps PAM4 ಡೇಟಾ-ರೇಟ್ ಮತ್ತು ೧E-೬ ಬಿಟ್-ಎರ್ರಾ ರೇಟ್ (BER) ದರದಲ್ಲಿ ೨೦ mV ಅಂತರ್ಗತ ಚೋಕ್ ಮುಚ್ಚುವ ಪ್ರದರ್ಶಿಸುತ್ತದೆ. ಆ ಮೊದಲು TIA ಚೇನೆ ಮೊತ್ತಮು ಸ್ವೀಕರಿಸಲು ೧೯ mW ಮತ್ತು ೦.೦೨೩ mm೨ ಚಾಲು ವಿಸ್ತೀರ್ಣ ಅಧಿಕಾರಿಸುತ್ತದೆ.
Source: IEEE Xplore
Statement: Respect the original, good articles worth sharing, if there is infringement please contact delete.