हाइ-प्रिसिजन पावर सप्लायको डिझाइन र डिबगिङ MAX038 र BTL अम्प्लिफिकेशन प्रयोग गरी सिग्नल टेस्टर्सको लागि

१ टेस्टर पावर सप्लाइको हार्डवेयर डिजाइन

यो उपकरणले मानक स्मॉल-सिग्नल जनरेटिङ उपकरणको प्रयोग गरी आवश्यक फ्रिक्वेन्सी र फेज कोण भएका स्मॉल-करेन्ट सिग्नल जनरेट गर्छ। त्यसपछि, एम्प्लिफायिङ सर्किट र फेज-मोड्युलेटिङ सर्किटको माध्यम बाट, काम गर्ने पावर सप्लाइ उत्पन्न भइन्छ।

१.१ पावर फ्रिक्वेन्सी साइन वेव स्मॉल-करेन्ट सिग्नल जनरेटिङ उपकरण

साइन वेव जनरेटिङ सर्किट प्राथमिक रूपमा अमेरिकी कम्पनी MAXIM को द्वारा उत्पादित वेवफार्म जनरेटिङ चिप MAX038 बाट बनेको छ। परीक्षण आवश्यकतामा यस सर्किटलाई ३ चिपहरू आवश्यक छन् र कम सुन्दै ३-चैनल साइन सिग्नल जनरेट गर्न सक्छ। MAX038 एउटा उच्च-फ्रिक्वेन्सी प्रिसिजन फंक्शन जनरेटर छ। एक सजिलो पेरिफेरल सर्किट (चित्र १ देख्नुहोस्) बनाउँदा र चिप पिन A₀ र A₁ (टेबल १ देख्नुहोस्) को नियन्त्रण गर्दा, साइन वेव, रेक्टाङ्गुलर वेव र ट्रायअङ्गुलर वेव जनरेट गर्न सकिन्छ।

फ्रिक्वेन्सी अनुकूलन: जब पिन FADJ शून्य स्तरमा छ भने, निम्न फारमुला द्वारा आउटपुट फ्रिक्वेन्सी गणना गर्न सकिन्छ: Fₐ = I_IN / C_f (जहाँ I_IN= V_ref/ R_in; Fₐ आउटपुट फ्रिक्वेन्सी हो, MHz मा; C_f ओसिलेटरको बाहिरी सर्किट क्षमता हो, pF मा; I_IN पिन I_Nको आउटपुट करेन्ट हो, μA मा; V_ref पिन REFको आउटपुट वोल्टेज हो; R_in पिन INको इनपुट रेझिस्टेन्स हो)।

ड्यूटी साइकल अनुकूलन: पिन DADJको वोल्टेज परिवर्तनले क्षमता C_fको सापेक्षी चार्जिङ र डिस्चार्जिङ दरहरू परिवर्तन गर्छ। जब पिन DADJ शून्य स्तरमा छ भने, ड्यूटी साइकल ५०% हुन्छ। जब पिन DADJको वोल्टेज -२.३~२.३ V रेन्जमा परिवर्तन गर्छ, ड्यूटी साइकल ८५%~१५% रेन्जमा परिवर्तन गर्छ। ड्यूटी साइकल अनुकूलन निम्न फारमुला द्वारा गणना गर्न सकिन्छ: V_dadj =₋५०%- DC×०.०५७५ (जहाँ V_dadj पिन DADJको वोल्टेज हो)।

१.२ स्मॉल-करेन्ट सिग्नलको एक-फेज, तीन-फेज र दुई-फेज ऑर्थोगोनल आउटपुटको प्राप्ति

MAX038को अन्तर्गत फेज डिटेक्टरलाई फेज-लक्ड लूप सर्किट बनाउनका लागि प्रयोग गर्न सकिन्छ। जब तीन-फेज रेक्टाङ्गुलर वेव सिग्नल तीन MAX038को PDI टर्मिनलमा इनपुट गरिन्छ, उनीहरूले आउटपुट गर्ने तीन साइन वेव सिग्नल तीन-फेज AC सिग्नल हुन्छन्। एक-फेज सिग्नल आउटपुटका लागि, दुई साइन वेव सिग्नल जनरेटर बन्द गरिन्छ, र केवल तेस्रो साइन वेव जनरेटर व्यवहार गरिन्छ।

PDIमा फेज अनुकूलन सिग्नल इनपुट गर्नुपर्दैन। दुई-फेज ऑर्थोगोनल सिग्नल आउटपुटको सिद्धान्त तीन-फेज आउटपुटको साथै एकै छ। पहिले, एक साइन वेव सिग्नल जनरेटर बन्द गर्नुहोस्, र बाँकी दुई साइन वेव सिग्नल जनरेटरको PDI टर्मिनलमा दुई ऑर्थोगोनल रेक्टाङ्गुलर वेव सिग्नल इनपुट गर्नुहोस्। उनीहरूले आउटपुट गर्ने दुई साइन वेव सिग्नल दुई-फेज ऑर्थोगोनल AC सिग्नल हुन्छन्। यो रेक्टाङ्गुलर बाहिरी सिंक्रोनाइजेशन सिग्नल प्रोग्रामेबल PLD द्वारा लागू गरिन्छ। तीन-फेज पावर-फ्रिक्वेन्सी स्क्वेर वेव सिग्नललाई ६ अवस्थामा विभाजन गरिन्छ (चित्र २ देख्नुहोस्)।

स्पष्ट रूपमा, प्रत्येक अवस्थामा बीचको समय अन्तर ३.३ ms (५० Hz मा २० ms को अवधि) छ। यदि ६ आउटपुट अवस्थाहरू प्रत्येक ३.३ ms लामो र अनन्त रूपमा धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेरै धेर......