সিগন্যাল টেস্টারের জন্য উচ্চ-প্রCISION পাওয়ার সাপ্লাই ডিজাইন এবং ডিবাগিং MAX038 এবং BTL আম্পলিফিকেশন ব্যবহার করে

১ টেস্টার পাওয়ার সাপ্লাইয়ের হার্ডওয়্যার ডিজাইন

এই ডিভাইসটি একটি মান ছোট-সিগনাল উৎপাদন ডিভাইস ব্যবহার করে প্রয়োজনীয় ফ্রিকোয়েন্সি এবং পর্যায় কোণ সহ ছোট-কারেন্ট সিগনাল উৎপাদন করে। তারপর, আম্প্লিফায়ার সার্কিট এবং পর্যায়-মডুলেটিং সার্কিট দিয়ে কাজের পাওয়ার সাপ্লাই উৎপাদিত হয়।

১.১ পাওয়ার ফ্রিকোয়েন্সি সাইন তরঙ্গ ছোট-কারেন্ট সিগনাল উৎপাদন ডিভাইস

সাইন তরঙ্গ উৎপাদন সার্কিটটি মূলত মার্কিন যুক্তরাষ্ট্রের MAXIM কোম্পানির উৎপাদিত ওয়েভফর্ম জেনারেটিং চিপ MAX038 দ্বারা গঠিত। পরীক্ষার প্রয়োজন অনুযায়ী, এই সার্কিটটি ৩টি চিপ প্রয়োজন এবং এটি কমপক্ষে ৩-চ্যানেল সাইন সিগনাল উৎপাদন করতে পারে। MAX038 একটি উচ্চ-ফ্রিকোয়েন্সি সুনিশ্চিত ফাংশন জেনারেটর। একটি সরল পারিপার্শ্বিক সার্কিট (চিত্র ১ দেখুন) এবং চিপের পিন A₀ এবং A₁ (তালিকা ১ দেখুন) নিয়ন্ত্রণ করে, সাইন তরঙ্গ, আয়তক্ষেত্র তরঙ্গ এবং ত্রিভুজ তরঙ্গ উৎপাদন করা যায়।

ফ্রিকোয়েন্সি সমন্বয়: যখন FADJ পিন শূন্য স্তরে থাকে, আউটপুট ফ্রিকোয়েন্সি Fₐ = I_IN / C_f (যেখানে I_IN= V_ref/ R_in; Fₐ হল আউটপুট ফ্রিকোয়েন্সি, MHz-এ; C_f হল অসিলেটরের বাহ্যিক সার্কিট ক্যাপাসিটেন্স, pF-এ; I_IN হল IN পিনের আউটপুট কারেন্ট, μA-এ; V_ref হল REF পিনের আউটপুট ভোল্টেজ; R_in হল IN পিনের ইনপুট রেজিস্ট্যান্স) দ্বারা গণনা করা যায়।

ডিউটি সাইকেল সমন্বয়: DADJ পিনের ভোল্টেজ পরিবর্তন C_f ক্যাপাসিটরের আপেক্ষিক চার্জিং এবং ডিচার্জিং হার পরিবর্তন করে। যখন DADJ পিন শূন্য স্তরে থাকে, ডিউটি সাইকেল ৫০%। যখন DADJ পিনের ভোল্টেজ -২.৩ থেকে ২.৩ V পরিসরে পরিবর্তিত হয়, ডিউটি সাইকেল ৮৫% থেকে ১৫% পরিসরে পরিবর্তিত হয়। ডিউটি সাইকেল সমন্বয় V_dadj =₋৫০%- DC × ০.০৫৭৫ (যেখানে V_dadj হল DADJ পিনের ভোল্টেজ) দ্বারা গণনা করা যায়।

১.২ ছোট-কারেন্ট সিগনালের এক-পর্যায়, তিন-পর্যায় এবং দুই-পর্যায় লম্ব আউটপুটের বাস্তবায়ন

MAX038-এর অভ্যন্তরীণ পর্যায় ডিটেক্টর ব্যবহার করে একটি পর্যায়-লক লুপ সার্কিট নির্মাণ করা যায়। যখন তিন-পর্যায় আয়তক্ষেত্র তরঙ্গ সিগনালগুলি তিনটি MAX038-এর PDI টার্মিনালে ইনপুট করা হয়, তারা দ্বারা আউটপুট করা তিনটি সাইন তরঙ্গ সিগনাল তিন-পর্যায় AC সিগনাল হবে। এক-পর্যায় সিগনাল আউটপুটের জন্য, দুইটি সাইন তরঙ্গ সিগনাল জেনারেটর বন্ধ করা যেতে পারে, এবং শুধুমাত্র তৃতীয় সাইন তরঙ্গ জেনারেটরটি কাজ করবে।

PDI-তে পর্যায় সমন্বয় সিগনাল ইনপুট করার প্রয়োজন নেই। দুই-পর্যায় লম্ব সিগনাল আউটপুটের নীতি তিন-পর্যায় আউটপুটের সাথে সামঞ্জস্যপূর্ণ। প্রথমে, একটি সাইন তরঙ্গ সিগনাল জেনারেটর বন্ধ করুন, এবং তারপর দুইটি লম্ব আয়তক্ষেত্র তরঙ্গ সিগনাল অবশিষ্ট দুইটি সাইন তরঙ্গ সিগনাল জেনারেটরের PDI টার্মিনালে যথাক্রমে প্রয়োগ করুন। তারা দ্বারা আউটপুট করা দুইটি সাইন তরঙ্গ সিগনাল দুই-পর্যায় লম্ব AC সিগনাল হবে। এই আয়তক্ষেত্র বাহ্যিক সিঙ্ক্রনাইজেশন সিগনালটি একটি প্রোগ্রামযোগ্য PLD দ্বারা বাস্তবায়িত হয়। তিন-পর্যায় পাওয়ার-ফ্রিকোয়েন্সি বর্গ তরঙ্গ সিগনালটিকে ৬টি অবস্থায় (চিত্র ২ দেখুন) বিভক্ত করা হয়।

অবশ্যই, প্রতিটি অবস্থার মধ্যে সময় পার্থক্য ৩.৩ ms (৫০ Hz-এ ২০ ms সময় পর্যায়)। যদি ৬টি আউটপুট অবস্থা প্রতিটি ৩.৩ ms সময় স্থায়ী হয় এবং পজিটিভ ক্রমে অসীম চক্রে ঘুরে যায়, তাহলে পাওয়ার-ফ্রিকোয়েন্সি তিন-পর্যায় বর্গ তরঙ্গ সিগনাল আউটপুট করা যায়। একইভাবে, দুই-পর্যায় লম্ব সিগনালটি প্রক্রিয়া করা হয় এবং ৪টি অবস্থায় (S₇, S₈, S₉, S₁₀) বিভক্ত করা হয়। প্রতিটি অবস্থার মধ্যে সময় পার্থক্য ৫ ms। যদি ৪টি আউটপুট অবস্থা প্রতিটি ৫ ms সময় স্থায়ী হয় এবং পজিটিভ ক্রমে অসীম চক্রে ঘুরে যায়, তাহলে পাওয়ার-ফ্রিকোয়েন্সি দুই-পর্যায় লম্ব বর্গ তরঙ্গ সিগনাল আউটপুট করা যায়।

MAX038-এর পর্যায় সমন্বয় নিয়ন্ত্রণ তরঙ্গ Q₂, Q₀, Q₁ সিগনালগুলি P16R6 প্রোগ্রামযোগ্য চিপের ১৬#, ১৪#, এবং ১৩# পিন (P16R6 ডেটা দেখুন) থেকে তিনটি MAX038-এর বাহ্যিক সিঙ্ক্রনাইজেশন সিগনাল PDI টার্মিনালে আউটপুট করে। ১৩# পিনের আউটপুটে একটি AND গেট সেট করা হয়, Q₃ সিগনাল দ্বারা নিয়ন্ত্রিত। প্রোগ্রাম সম্পাদনা করে Q₀, Q₁, Q₂, Q₃ নির্দিষ্ট শর্ত পূরণ করায় (তালিকা ২), তিন-পর্যায় এবং দুই-পর্যায় লম্ব আয়তক্ষেত্র বাহ্যিক সিঙ্ক্রনাইজেশন সিগনালের উৎপাদন সম্ভব হয়।

১.৩ পাওয়ার আম্প্লিফিকেশনের বাস্তবায়ন নীতি

এক-পর্যায় আম্প্লিফিকেশন সার্কিটটি ব্রিজ-টাইড লোড (BTL) স্ট্রাকচার হিসাবে ডিজাইন করা হয়েছে। লোডের দুই প্রান্ত দুইটি আম্প্লিফায়ারের আউটপুট টার্মিনালে যুক্ত করা হয়। একটি আম্প্লিফায়ারের আউটপুট অন্যটির মিরর আউটপুট। অর্থাৎ, লোডের দুই প্রান্তে লোড করা সিগনালগুলির মধ্যে শুধুমাত্র ১৮০° পর্যায় পার্থক্য থাকে। লোডে প্রাপ্ত ভোল্টেজ মূল সিঙ্গেল-এন্ড আউটপুট ভোল্টেজের দ্বিগুণ (চিত্র ৩ দেখুন), এক-পর্যায় আউটপুট ১০০ W-এর চেয়ে কম না হওয়ার প্রয়োজন পূরণ করে।

২ টেস্টার পাওয়ার সাপ্লাই হার্ডওয়্যারের ডিবাগিং
২.১ আউটপুট তরঙ্গের বিকৃতি সমন্বয়

ডিউটি সাইকেল সেটিং: -২.৩V থেকে +২.৩V পর্যন্ত ভোল্টেজ নিয়ন্ত্রণ সিগনাল প্রয়োগ করে MAX038-এর DADJ টার্মিনালে C_f ক্যাপাসিটরের চার্জিং এবং ডিচার্জিং সময় সমন্বয় করা যায়। অসিলেটর দ্বারা উৎপাদিত ত্রিভুজ তরঙ্গ ১০% - ৯০% পরিসরে সমন্বয় করা হয়, এবং শেষ পর্যন্ত বিকৃত সাইন তরঙ্গ, সরু তরঙ্গ এবং পালস তরঙ্গ উৎপাদিত হয়। যেহেতু ২৫০ μA ধ্রুবক কারেন্ট DADJ টার্মিনালে প্রবাহিত হয়, এই টার্মিনাল এবং রেফারেন্স পাওয়ার সাপ্লাই পিন REF-এর মধ্যে R_d রেজিস্টর যুক্ত করা হয়। তখন: V_dadj = V_ref - ০.২৫R_d; R_d এর মান সমন্বয় করে ত্রিভুজ তরঙ্গ এবং সরু তরঙ্গের ডিউটি সাইকেল সমন্বয় করা যায়, সিঙ্ক্রনাইজড আউটপুট পালসের উপর প্রভাব ফেলে না, এবং R_d ২০ kΩ-এর চেয়ে বড় হওয়া উচিত নয়।

২.২ আউটপুট তরঙ্গের ফ্রিকোয়েন্সি সমন্বয়

MAX038-এর আউটপুট ফ্রিকোয়েন্সি C_f অসিলেটর ক্যাপাসিটর, IIN কারেন্ট, এবং FADJ ভোল্টেজ দ্বারা নিয়ন্ত্রিত হয়। C_f ধ্রুবক থাকলে, IIN পিন নিয়ন্ত্রণ করে সূক্ষ্ম ফ্রিকোয়েন্সি টিউনিং সম্ভব। ডিজিটাল নিয়ন্ত্রণের জন্য, IIN এবং FADJ-এ DAC যুক্ত করা হয়। এগুলি ছোট ভোল্টেজ উৎপাদন করে, ০-৭৪৮ μA কারেন্ট (নেটওয়ার্ক থেকে ২ μA যোগ করে) প্রদান করে, IIN-এ ২-৭৫০ μA কারেন্ট তৈরি করে, যা আউটপুট ফ্রিকোয়েন্সি পরিসর তৈরি করে। DAC এই পরিসরকে ২৫৬ ধাপে বিভক্ত করে, IIN কারেন্ট দ্বারা সাধারণ সমন্বয় এবং DAC দ্বারা সূক্ষ্ম টিউনিং সম্ভব হয়।

২.৩ পাওয়ার আম্প্লিফিকেশন সার্কিটের ভোল্টেজ আউটপুট সমন্বয়

তিনটি এক-পর্যায় ভোল্টেজ বৃদ্ধি ট্রান্সফরমার সার্কিট একটি তিন-পর্যায় ট্রান্সফরমার হিসাবে কাজ করে একই সাথে সিগনাল বৃদ্ধি করে (ছোট সিগনালের উপর সরাসরি তিন-পর্যায় ট্রান্সফরমার ব্যবহারের প্রভাব এড়ানোর জন্য)। ২০০ V থেকে ৮০ V পর্যন্ত ভোল্টেজ সমন্বয় ট্রান্সফরমার দ্বারা নিয়ন্ত্রিত করা হয়।

২.৪ DC কার্যক্ষেত্র ভোল্টেজ সমন্বয়

DC ভোল্টেজ রূপান্তর এবং স্থিতিশীল সার্কিট স্থানীয় ২২০ V AC পাওয়ার সাপ্লাই থেকে স্থিতিশীল DC পাওয়ার প্রদান করে। ৭৮০৫ এবং ৭৯০৫ DC পাওয়ার মডিউল ব্যবহার করে +৩৫ V এবং +৫ V (ট্রান্সফরমার সুনিশ্চিত প্রয়োজনীয়তা পূরণ করে) আউটপুট করা হয়।

৩ সারাংশ

• ডিজাইন করা পাওয়ার সাপ্লাইটি স্পষ্ট ফাংশনালিটি, খরচ সাপেক্ষ, এবং উচ্চ আউটপুট সুনিশ্চিততা সম্পন্ন, পূর্ণতা পরীক্ষা যন্ত্রের প্রয়োজনীয়তা পূরণ করে।

• মডিউলার ডিজাইন জটিলতা কমায়, একে অপরের সাথে সংযুক্ত কিন্তু স্বাধীন সার্কিটগুলি। স্পষ্ট ফাংশনাল বিভাজন (সাইন তরঙ্গ উৎপাদন, পর্যায় নিয়ন্ত্রণ, পাওয়ার আম্প্লিফিকেশন, DC সাপ্লাই) ব্যবহারকারীর প্রয়োজনীয়তা পূরণের জন্য অবিচ্ছিন্ন আপগ্রেড সম্ভব।

• নিয়ন্ত্রণ সিগনাল Q₀-Q₃ MCU সামঞ্জস্য এবং ডিজিটাল নিয়ন্ত্রণ সম্ভব করে। মডিউলার ডিজাইনের সাথে সম্মিলিত, ডিভাইসটি তিন-পর্যায়, দুই-পর্যা