طراحی و اشکال زدایی منبع تغذیه با دقت بالا برای تست کننده های سیگنال با استفاده از MAX038 و تقویت کننده BTL

1 برقی د تیستر ولتاژ د سخت افزار ډیزاین

دا جوړه د استاندارد کچه خواړه جنریټر له لارې د مطلوبې د فریکوئنسۍ او زاویې لپاره کچه خواړه سیګنالونه جنریټوي. پس له لارې د امپلیفایر سرکټور او فاز مودولاتر، د کارولو لپاره ولتاژ تولید کیږي.

1.1 د قدرت فریکوئنسۍ سینوسی سیګنال جنریټر کچه خواړه

د سینوسی سیګنال جنریټر سرکټور د MAXIM کورپوریشن د امریکا د ویو شکلونه جنریټر چیپ MAX038 څخه جوړ شوی دي. د تیست لپاره، دا سرکټور ۳ چیپ او د کم نه کم ۳-کانال سینوسی سیګنالونه غوښتنه کوي. MAX038 د لوی فریکوئنسۍ د پریسیشن عملونه جنریټر دی. د یو ساده بیرونی سرکټور (د سند ۱ وګورئ) او د چیپ پین A₀ او A₁ (د جدول ۱ وګورئ) کنټرول کولو سره، سینوسی، مستطیلی او مثلثی ویو شکلونه تولید کیږي.

فریکوئنسۍ تنظیم: که د FADJ پین د صفر سطح ځای کړی شي، د خروجی فریکوئنسۍ ترمنځ د فرمول Fₐ = I_IN / C_f (که I_IN= V_ref/ R_in; Fₐ د خروجی فریکوئنسۍ دی، مگاهرتز؛ C_f د اوسیلاتور بیرونی سرکټور کیپاسیټانس دی، پیکوفاراد؛ I_IN د I_N پین خروجی کرنټ دی، میکروامپیر؛ V_ref د REF پین خروجی ولتاژ دی؛ R_in د IN پین داخلی ریزیستانس دی) په کارولو سره حساب کیږي.

د ډیوټی سایکل تنظیم: د DADJ پین د ولتاژ بدلون د C_f کیپاسیټر د نسبی شارژ او دیشارژ کیټونه بدلت کیږي. که د DADJ پین د صفر سطح ځای کړی شي، د ډیوټی سایکل ۵۰٪ دی. که د DADJ پین د ولتاژ د -۲.۳～۲.۳ V په محدودیت کې بدلت شي، د ډیوټی سایکل د ۸۵٪～۱۵٪ محدودیت کې بدلت کیږي. د ډیوټی سایکل تنظیم په کارولو سره د فرمول V_dadj =₋۵۰%- DC×۰.۰۵۷۵ (که V_dadj د DADJ پین ولتاژ دی) په کارولو سره حساب کیږي.

1.2 د کچه خواړه سیګنالونو د تک-فاز، سه-فاز او دوه-فاز د ارتکابی خروجی په وړاندیز

MAX038 د فاز دیټیکټر د فاز-لوک شوی لوپ سرکټور جوړ کولو ته کارول کیږي. که دوه-فاز مستطیلی ویو سیګنالونه ته د PDI پینونه ته د ۳ MAX038 ته ورکړل شي، دا ۳-فاز سینوسی سیګنالونه خروج کیږي. د تک-فاز سیګنال خروج لپاره، ۲ سینوسی سیګنال جنریټر بند شوي او فقط د سوم سینوسی جنریټر کارول کیږي.

د PDI ته د فاز تنظیم سیګنالونه ورکول نه دی. د دوه-فاز ارتکابی سیګنال خروج د ۳-فاز خروج مبدأ دی. په ابتدا یو سینوسی سیګنال جنریټر بند شوي او پس دوه ارتکابی مستطیلی ویو سیګنالونه د بیلابیل دوه سینوسی سیګنال جنریټر ته د PDI پینونه ته ورکړل شي. دا ۲-فاز ارتکابی AC سیګنالونه خروج کیږي. دا مستطیلی بیرونی سنکرونیزیشن سیګنال د پروګرام کړی PLD په کارولو سره پلي کیږي. د ۳-فاز قدرت فریکوئنسۍ د مستطیلی ویو سیګنال د ۶ حالتونه (د سند ۲ وګورئ) تقسیم کیږي.

دلته د هر حالت د مدت ۳.۳ میلی ثانیه (۵۰ Hz په ۲۰ میلی ثانیه د دوره) دی. که د ۶ خروجی حالتونه هر یو ۳.۳ میلی ثانیه دی او بی نهایت د پوزیټیو ترتیب کې دواره کیږي، د قدرت فریکوئنسۍ ۳-فاز مستطیلی ویو سیګنال خروج کیږي. په همدا طرح، د دوه-فاز ارتکابی سیګنال پروسه کړي او د ۴ حالتونه (S₇, S₈, S₉, S₁₀) تقسیم کیږي. د هر حالت د مدت ۵ میلی ثانیه دی. که د ۴ خروجی حالتونه هر یو ۵ میلی ثانیه دی او بی نهایت د پوزیټیو ترتیب کې دواره کیږي، د قدرت فریکوئنسۍ ۲-فاز ارتکابی مستطیلی ویو سیګنال خروج کیږي.

د MAX038 د فاز سنکرونیزیشن کنټرول ویو Q₂, Q₀, Q₁ د P16R6 پروګرام کړی چیپ (P16R6 د دېټا ته وګورئ) د ۱۶#, ۱۴#, او ۱۳# پینونو ته د بیرونی سنکرونیزیشن سیګنال PDI پینونه ته خروج کیږي. د ۱۳# پین خروج ته د AND ګیټ ټاکل شوي او د Q₃ سیګنال ته کنټرول شوي. پروګرام کولو سره د Q₀, Q₁, Q₂, Q₃ د مخصوص شرایطو (جدول ۲) په توګه، د ۳-فاز او ۲-فاز ارتکابی مستطیلی بیرونی سنکرونیزیشن سیګنالونو تولید کیږي

1.3 د قدرت امپلیفایکشن په وړاندیز

د تک-فاز امپلیفایر سرکټور د Bridge-Tied Load (BTL) ساختار ته جوړ شوی دی. د لود د دوه اړخیزو ته د دوه امپلیفایرونو د خروجی پینونو ته وړاندیز شوي. د یو امپلیفایر د خروجی د بل یو امپلیفایر د خروجی د مرآه دی. یعنی د لود د دوه اړخیزو ته د سیګنالونه د ۱۸۰ درجه د فاز د توپیر لري. د لود ته د ولتاژ د مقدار دوه جوړه د ورته تک-فاز خروجی (د سند ۳ وګورئ) دی، د تک-فاز خروجی ۱۰۰ W لا کم دی.

2 د تیستر ولتاژ د سخت افزار د دیباگینګ
2.1 د خروجی ویو د ډیسټورشیون تنظیم

ډیوټی سایکل تنظیم: د DADJ پین ته د -۲.۳V تر +۲.۳V ولتاژ کنټرول سیګنال ورکړل شي ترڅو د C_f کیپاسیټر د شارژ او دیشارژ مدت تنظیم کړي. د اوسیلاتور ته د مثلثی ویو خروج د ۱۰٪ - ۹۰٪ محدودیت کې تنظیم کړي او پای کې د ډیسټورتد سینوسی، دندې او پالس ویوونه تولید کړي. که د DADJ پین ته د ۲۵۰ میکروامپیر دایمی کرنټ ورکړي، د دې پین او د رفرنس ولتاژ پین REF ته د R_d ریزیستانس وړاندیز کړي. پس: V_dadj = V_ref - ۰.۲۵R_d; د R_d مقدار د مثلثی او دندې ویوونه د ډیوټی سایکل تنظیم کړي او د سنکرونیزیشن پالسونه په موثره نه وي، او R_d د ۲۰ kΩ نه ګټور شي.

2.2 د خروجی ویو د فریکوئنسۍ تنظیم

د MAX038 د خروجی فریکوئنسۍ د C_f اوسیلاتور کیپاسیټانس، IIN کرنټ او FADJ ولتاژ ته کنټرول کیږي. که C_f د یو مقدار ثابت دی، د IIN پین ته د کنټرول په کارولو سره د فریکوئنسۍ د نرم تنظیم کیږي. د دیجیټل کنټرول لپاره، د IIN او FADJ ته د DACs وړاندیز کړي. دا د کوچني ولتاژونه تولید کوي، د ۰-۷۴۸ میکروامپیر (د ۲ میکروامپیر د نیټوورک) کرنټ ته کنورټ کړي او IIN ته د ۲-۷۵۰ میکروامپیر کرنټ ته د خروجی فریکوئنسۍ د محدودیت جوړوي. د DAC د این محدودیت د ۲۵۶ قدمونه ته دیلوي، د IIN کرنټ په کارولو سره د کلان تنظیم او د DAC په کارولو سره د نرم تنظیم کیږي.

2.3 د قدرت امپلیفایر سرکټور د ولتاژ خروجی تنظیم

د ۳ تک-فاز د ټرانسفورمر سرکټورونه د یو سه-فاز ټرانسفورمر په توګه د سیګنالونو د بوست کولو لپاره کارول کیږي (د سیګنالونو د کوچنۍ د ټرانسفورمر په کارولو له اغیزه د ګټوره تاثیراتو په اړه). د ۲۰۰ V تر ۸۰ V ولتاژونو د تنظیم کولو لپاره د ټرانسفورمرانو ته د تنظیم کولو سره کارول کیږي.

2.4 د DC کارولو سرکټور د ولتاژ تنظیم

د DC ولتاژ د تبدیل او استحکام سرکټور د ځایی ۲۲۰ V AC ولتاژ له لارې د استحکام DC ولتاژ تولیدوي. د ۷۸۰۵ او ۷۹۰۵ DC ولتاژ ماډولونو په کارولو سره د +۳۵ V او +۵ V (د ټرانسفورمر د پریسیشن محدودیت په توګه) خروج کیږي.

3 پای

• د جوړ شوی ولتاژ د وضاحتی کاروونه، د اقتصادي ارزښت او د لوی خروجی د پریسیشن لپاره د تیستر د ضروریاتو په توګه پورې اړیکه کوي.

• د ماډیولر ډیزاین په کارولو سره د پیچیدونې کم شوي، د سرکټورونو د مربوطه او مستقل ډول. د وضاحتی کاروونه د سینوسی ویو تولید، فاز کنټرول، قدرت امپلیفایکشن او DC فراهم کولو د وضاحتی ډول د پیوستل شوی اپګریډونو د کارنې د ضروریاتو په توګه پورې اړیکه کوي.

• Q₀-Q₃ کنټرول سیګنالونه د MCU سره د اړیکې او د دیجیټل کنټرول په توګه کارول کیږي. د ماډیولر ډیزاین سره، د دې دمخه د ۳-فاز، ۲-فاز ارتکابی او تک-فریکوئنسۍ سینوسی سیګنالونو، د مختلف فازونو د مستطیلی او مثلثی ویوونو خروج کوي، د مختلف کارونو د ضروریاتو په توګه پورې اړیکه کوي.