1 ਬ੍ਰਿਜ ਟਾਈਪ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ
1.1 ਬ੍ਰਿਜ ਟਾਈਪ SFCL ਦੀ ਸਥਾਪਤੀ ਅਤੇ ਵਰਤੋਂ ਦਾ ਸਿਧਾਂਤ
ਚਿਤਰ 1 ਇੱਕ ਪਹਿਲਾਂ ਦੀ ਸਰਕਿਟ ਦੀਆਂ ਯੋਜਨਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ ਜੋ ਚਾਰ ਡਾਇਓਡ D₁ ਤੋਂ D₄ ਤੱਕ, ਇੱਕ DC ਬਾਈਅਸ ਵੋਲਟੇਜ ਸੋਰਸ V_b, ਅਤੇ ਇੱਕ ਸੁਪਰਕੰਡਕਟਿਵ ਕੋਲ L ਨਾਲ ਬਣਿਆ ਹੈ। ਇੱਕ ਸਰਕਿਟ ਬ੍ਰੇਕਰ CB ਲਿਮਿਟਰ ਨਾਲ ਸ਼੍ਰੇਣੀ ਵਿਚ ਜੋੜਿਆ ਗਿਆ ਹੈ ਤਾਂ ਜੋ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟ ਕੀਤੇ ਜਾਣ ਦੇ ਬਾਅਦ ਇਸਨੂੰ ਰੋਕਿਆ ਜਾ ਸਕੇ। ਬਾਈਅਸ ਸੋਰਸ V_b ਸੁਪਰਕੰਡਕਟਿਵ ਕੋਲ L ਨੂੰ ਇੱਕ ਬਾਈਅਸ ਕਰੰਟ i_b ਦੇਂਦਾ ਹੈ। V_b ਦੀ ਵੋਲਟੇਜ ਇੰਨੀ ਵੱਧ ਸੈਟ ਕੀਤੀ ਗਈ ਹੈ ਕਿ ਡਾਇਓਡ ਯੁਗਲ (D₁ ਅਤੇ D₃, ਜਾਂ D₂ ਅਤੇ D₄) ਦੀ ਫੌਰਵਾਰਡ ਵੋਲਟੇਜ ਡ੍ਰਾਪ ਦੁਆਰਾ ਜਿੱਤਣੀ ਵੱਧ ਹੋ ਸਕੇ, ਇੱਕ ਬਾਈਅਸ ਕਰੰਟ i₀ ਨੂੰ ਸਥਾਪਿਤ ਕਰਦਾ ਹੈ। i₀ ਦੀ ਮੁੱਲ ਲਾਇਨ ਕਰੰਟ i_max ਦੇ ਪੀਕ ਮੁੱਲ ਤੋਂ ਵੱਧ ਹੈ, ਓਵਰਲੋਡ ਦੀਆਂ ਹਾਲਤਾਂ ਲਈ ਇੱਕ ਮਾਰਗ ਛੱਡਦਾ ਹੈ।
ਇਸ ਲਈ, ਸਧਾਰਣ ਹਾਲਤਾਂ ਵਿਚ, ਡਾਇਓਡ ਬ੍ਰਿਜ ਲਗਾਤਾਰ ਕੰਡੱਕਟ ਕਰਦਾ ਹੈ, ਅਤੇ SFCL ਲਾਇਨ ਕਰੰਟ i ਨੂੰ ਕੋਈ ਇੰਪੈਡੈਂਸ ਨਹੀਂ ਦਿੰਦਾ, ਬ੍ਰਿਜ ਦੀ ਥੋੜੀ ਫੌਰਵਾਰਡ ਵੋਲਟੇਜ ਡ੍ਰਾਪ ਨੂੰ ਨਗਾਹ ਆਉਣ ਤੋਂ ਬਾਅਦ। ਇਹ ਮਨੋਦਖਤ ਕਰੋ ਕਿ ਸਧਾਰਣ ਵਰਤੋਂ ਦੌਰਾਨ ਡਾਇਓਡ D₁ ਤੋਂ D₄ ਦੇ ਦੁਆਰਾ ਗਿਆ ਕਰੰਟ ਕ੍ਰਮਵਾਰ iD1 ਤੋਂ iD4 ਹੈ, ਲਾਇਨ ਕਰੰਟ ਹੈ:
ਇਹ ਕਿਰਚਹੋਫ਼ ਦੇ ਕਰੰਟ ਲਾਭ (KCL) ਦੇ ਅਨੁਸਾਰ ਪ੍ਰਾਪਤ ਹੁੰਦਾ ਹੈ:
ਜਦੋਂ ਲਾਇਨ 'ਤੇ ਇੱਕ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਫਾਲਟ ਹੁੰਦਾ ਹੈ, ਲਾਇਨ ਕਰੰਟ ਤੇਜੀ ਨਾਲ i₀ ਤੱਕ ਵਧ ਜਾਂਦਾ ਹੈ। ਪੌਜਿਟਿਵ ਅਤੇ ਨੈਗੈਟਿਵ ਹਾਲਫ ਸਾਈਕਲ ਦੌਰਾਨ, ਇੱਕ ਡਾਇਓਡ ਯੁਗਲ ਰਿਵਰਸ-ਬਾਈਅਸ ਹੋ ਜਾਂਦਾ ਹੈ ਅਤੇ ਬੰਦ ਹੋ ਜਾਂਦਾ ਹੈ, ਇਸ ਦੁਆਰਾ ਆਉਟੋਮੈਟਿਕ ਤੌਰ ਤੇ ਕੋਲ L ਨੂੰ ਸਰਕਿਟ ਵਿਚ ਜੋੜਿਆ ਜਾਂਦਾ ਹੈ। ਸ਼ੋਰਟ-ਸਰਕਿਟ ਕਰੰਟ ਇਸ ਲਈ ਕੋਲ ਦੀ ਇੰਡਕਟਿਵ ਰੈਕਟੈਂਸ ਦੁਆਰਾ ਲਿਮਿਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
ਸੁਪਰਕੰਡਕਟਿਵ ਕੋਲ ਦੇ ਕ੍ਰਿਟੀਕਲ ਕਰੰਟ ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਸੈਟ ਕਰਕੇ, ਕੋਲ ਫਾਲਟ ਦੌਰਾਨ ਸੁਪਰਕੰਡਕਟਿਵ ਸਥਿਤੀ ਵਿਚ ਰਹਿੰਦਾ ਹੈ, ਜਿਸ ਦੁਆਰਾ ਜਵਾਬ ਦੇ ਸਮੇਂ ਅਤੇ ਕੁਏਂਚਿੰਗ ਤੋਂ ਵਾਪਸੀ ਦੇ ਪ੍ਰਭਾਵਾਂ ਨੂੰ ਟਾਲਿਆ ਜਾਂਦਾ ਹੈ। ਫੇਰ ਵੀ, ਜਦੋਂ ਫਾਲਟ ਲੰਬੇ ਸਮੇਂ ਤੱਕ ਜਾਰੀ ਰਹਿੰਦਾ ਹੈ, ਸੁਪਰਕੰਡਕਟਿਵ ਇੰਡਕਟਰ ਦੁਆਰਾ ਗਿਆ ਕਰੰਟ ਲਗਾਤਾਰ ਵਧਦਾ ਹੈ, ਅਤੇ ਅਖੀਰ ਵਿਚ ਸਥਿਰ ਰਾਹੀਂ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਕਰੰਟ ਦੇ ਮੁੱਲ ਤੱਕ ਪਹੁੰਚ ਜਾਂਦਾ ਹੈ ਜੋ ਲਿਮਿਟਰ ਦੇ ਬਿਨਾਂ ਮੌਜੂਦ ਹੋਵੇਗਾ। ਇਸ ਲਈ, ਫਾਲਟ ਸੋਰਸ ਨੂੰ ਇੱਕ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੁਆਰਾ ਸਿਖ਼ਰ ਸਮੇਂ ਵਿਚ ਟੈਮਲੀ ਰੂਪ ਵਿਚ ਰੋਕਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਸਧਾਰਣਤਾ ਦੀ ਵਿਚਾਰਧਾਰਾ ਦੁਆਰਾ, ਇਹ ਮਨੋਦਖਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਕਿ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਫਾਲਟ ਸੋਰਸ ਵੋਲਟੇਜ ਜਦੋਂ ਸਿਫ਼ਰ ਦੁਆਰਾ ਪੈਸ਼ ਕਰਦਾ ਹੈ (t = t₀)। ਕਿਰਚਹੋਫ਼ ਦੇ ਵੋਲਟੇਜ ਲਾਭ (KVL) ਦੇ ਅਨੁਸਾਰ, ਇਹ ਸਮੀਕਰਣ ਪ੍ਰਾਪਤ ਹੁੰਦਾ ਹੈ:
ਸ਼ੁਰੂਆਤੀ ਹਾਲਤ , ਇਸ ਡਿਫ੍ਰੈਂਸ਼ੀਅਲ ਸਮੀਕਰਣ ਦੀ ਹੱਲ ਕਰਨ ਨਾਲ ਪ੍ਰਾਪਤ ਹੁੰਦਾ ਹੈ:
ਚਿਤਰ 2 ਸਧਾਰਣ ਵਰਤੋਂ ਦੌਰਾਨ ਅਤੇ ਫਾਲਟ ਦੇ ਬਾਅਦ ਇੰਡਕਟਰ ਕਰੰਟ ਅਤੇ ਲਾਇਨ ਕਰੰਟ ਦੀਆਂ ਵੇਵਫਾਰਮਾਂ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਜਿਥੇ ਫਾਲਟ t = 0.1 s ਤੇ ਸ਼ੁਰੂ ਹੁੰਦਾ ਹੈ। ਸਿਮੁਲੇਸ਼ਨ ਦੇ ਨਤੀਜੇ ਦਿਖਾਉਂਦੇ ਹਨ ਕਿ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਕਰੰਟ ਸੁਪਰਕੰਡਕਟਿਵ ਇੰਡਕਟਰ ਦੇ ਕਰੰਟ-ਲਿਮਿਟਿੰਗ ਪ੍ਰਭਾਵ ਦੁਆਰਾ ਧੀਮੀ ਤੇਜੀ ਨਾਲ ਵਧਦਾ ਹੈ। ਕਰੰਟ-ਲਿਮਿਟਿੰਗ ਪ੍ਰਕਿਰਿਆ ਮੁੱਖ ਰੂਪ ਵਿਚ ਸੁਪਰਕੰਡਕਟਿਵ ਇੰਡਕਟਰ ਦੀ ਮੈਗਨੈਟਾਇਜੇਸ਼ਨ ਹੈ। ਜਦੋਂ ਫਾਲਟ ਕਰੰਟ ਸਥਿਰ ਹੋ ਜਾਂਦਾ ਹੈ, ਲਿਮਿਟਰ ਦੀ ਕਾਰਗੀ ਰੂਕ ਜਾਂਦੀ ਹੈ। ਇਸ ਲਈ, ਫਾਲਟ ਨੂੰ ਸਥਿਰ ਰਾਹੀਂ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਕਰੰਟ ਦਾ ਮੁੱਲ ਪ੍ਰਾਪਤ ਕਰਨ ਤੋਂ ਪਹਿਲਾਂ ਇੱਕ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੁਆਰਾ ਟੈਮਲੀ ਰੂਪ ਵਿਚ ਰੋਕਿਆ ਜਾਣਾ ਚਾਹੀਦਾ ਹੈ। ਚਿਤਰ ਵਿਚ, ਫਾਲਟ t = 0.2 s ਤੇ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੁਆਰਾ ਰੋਕਿਆ ਜਾਂਦਾ ਹੈ।
1.2 ਬ੍ਰਿਜ ਟਾਈਪ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰਾਂ ਦੀ ਸਥਾਪਤੀ ਉਨਹਾਂ ਦੀ ਵਿਕਾਸ
ਇੱਕ ਸਧਾਰਣ ਬ੍ਰਿਜ ਟਾਈਪ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ (SFCL) ਸਿਰਫ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਕਰੰਟਾਂ ਦੀ ਦਰ ਦਾ ਰੋਕ ਕਰ ਸਕਦਾ ਹੈ ਪਰ ਉਨ੍ਹਾਂ ਦੇ ਸਥਿਰ ਰਾਹੀਂ ਮੁੱਲ ਦੀ ਨਿਯੰਤਰਣ ਵਿਚ ਅਕਸ਼ਮ ਹੈ। ਸਥਿਰ ਰਾਹੀਂ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਕਰੰਟਾਂ ਦਾ ਮੁੱਲ ਲਿਮਿਟ ਕਰਨ ਲਈ, ਇੱਕ ਹਾਇਬ੍ਰਿਡ SFCL ਸੁਪਰਕੰਡਕਟਿਵ ਸਥਿਤੀ ਵਿਚ ਸਿਫ਼ਰ ਰੇਜਿਸਟੈਂਸ ਅਤੇ ਸੁਪਰਕੰਡਕਟਰਾਂ ਦੇ ਕੁਏਂਚਿੰਗ ਦੌਰਾਨ ਰੇਜਿਸਟੈਂਸ ਦੀ ਤੀਜੀ ਵਧਵਾਰ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਜੋੜਦਾ ਹੈ। ਇਹ ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰਾਂ ਨੂੰ ਬ੍ਰਿਜ-ਟਾਈਪ SFCL ਵਿਚ ਸ਼ਾਮਲ ਕਰਕੇ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਇਸ ਹਾਇਬ੍ਰਿਡ ਦੇ ਯੋਜਨਾ ਦਾ ਚਿਤਰ 3 ਵਿਚ ਦਰਸਾਇਆ ਗਿਆ ਹੈ।
ਸਧਾਰਣ ਵਰਤੋਂ ਦੀਆਂ ਹਾਲਤਾਂ ਵਿਚ, ਸਵਿਚ K ਖੁੱਲਾ ਹੁੰਦਾ ਹੈ, ਇਸ ਲਈ ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ ਬਾਹਰੀ ਕੋਈ ਇੰਪੈਡੈਂਸ ਨਹੀਂ ਪ੍ਰਦਾਨ ਕਰਦਾ, ਇਸ ਲਈ ਕਰੰਟ i_L ਇਸ ਦੁਆਰਾ ਬਿਨ ਰੇਜਿਸਟੈਂਸ ਨਾਲ ਪੈਸ਼ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਫਾਲਟ ਦੇ ਹੋਣ ਦੇ ਬਾਅਦ, ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ ਤੁਰੰਤ ਉੱਚ ਇੰਪੈਡੈਂਸ ਪ੍ਰਦਾਨ ਕਰਦਾ ਹੈ ਅਤੇ ਸੁਪਰਕੰਡਕਟਿਵ ਇੰਡਕਟਰ ਨਾਲ ਸ਼੍ਰੇਣੀ ਵਿਚ ਕੰਮ ਕਰਦਾ ਹੈ ਤਾਂ ਜੋ ਫਾਲਟ ਕਰੰਟ ਨੂੰ ਜੋੜਿਆ ਕਰ ਰੋਕਿਆ ਜਾ ਸਕੇ। ਫਾਲਟ ਦੇ ਰੋਕਣ ਤੋਂ ਬਾਅਦ, ਸਵਿਚ K ਬੰਦ ਹੁੰਦਾ ਹੈ; ਇਸ ਸਮੇਂ, ਆਪਣੀ ਉੱਚ ਇੰਪੈਡੈਂਸ ਦੇ ਕਾਰਨ, ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਹੋ ਜਾਂਦਾ ਹੈ ਅਤੇ ਜਲਦੀ ਹੀ ਸੁਪਰਕੰਡਕਟਿਵ ਸਥਿਤੀ ਵਿਚ ਵਾਪਸ ਆ ਜਾਂਦਾ ਹੈ।
ਕਿਉਂਕਿ ਸਵਿਚ K ਦੇ ਨ-ਸਟੇਟ ਰੇਜਿਸਟੈਂਸ ਹੁੰਦੇ ਹਨ, ਇਹ ਰਿਕਵਰਡ ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ ਦੁਆਰਾ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਹੋ ਜਾਂਦਾ ਹੈ, ਇਸ ਦੁਆਰਾ ਪੂਰੀ ਹਾਇਬ੍ਰਿਡ ਬ੍ਰਿਜ-ਟਾਈਪ ਲਿਮਿਟਰ ਬਾਹਰੀ ਕੋਈ ਇੰਪੈਡੈਂਸ ਨਹੀਂ ਪ੍ਰਦਾਨ ਕਰਦਾ। ਇਸ ਸਮੇਂ, K ਦੇ ਖੁੱਲਣ ਨਾਲ ਪੂਰੀ ਕਰੰਟ-ਲਿਮਿਟਿੰਗ ਪ੍ਰਕਿਰਿਆ ਸਹਿਮਤ ਹੋ ਜਾਂਦੀ ਹੈ। ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਫਾਲਟ ਕਰੰਟ ਲਿਮਿਟਰ ਦੀ ਕਾਪੀਸਟੀ ਨੂੰ ਬਾਧਿਤ ਕਰਨ ਲਈ, ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਲਿਮਿਟਰ ਯੂਨਿਟਾਂ ਦੀ ਸ਼੍ਰੇਣੀ ਅਤੇ ਸ਼ਾਹੀ ਕਨੈਕਸ਼ਨ ਦੀ ਵਰਤੋਂ ਆਮ ਤੌਰ 'ਤੇ ਕੀਤੀ ਜਾਂਦੀ ਹੈ ਤਾਂ ਜੋ ਉਪਕਰਣ ਦੀ ਵੋਲਟੇਜ ਅਤੇ ਕਰੰਟ ਰੇਟਿੰਗ ਨੂੰ ਬਿਹਤਰ ਕੀਤਾ ਜਾ ਸਕੇ। ਚਿਤਰ 4 ਰੇਜਿਸਟਿਵ ਸੁਪਰਕੰਡਕਟਿਵ ਲਿਮਿਟਰ ਦੀ ਸਰਕਿਟ ਯੋਜਨਾ ਨੂੰ ਦਰਸਾਉਂਦਾ ਹੈ, ਜਿੱਥੇ R₁ ਤੋਂ R₆ ਤੱਕ ਸੁਪਰਕੰਡਕਟਿਵ ਰੇਜਿਸਟਰ ਦਰਸਾਉਂਦੇ ਹਨ, ਅਤੇ R ਇੱਕ ਐਲਟਰਨੇਟ ਰੂਟ ਰੇਜਿਸਟਰ ਹੈ ਜੋ ਇੱਕ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਫਾਲਟ ਦੌਰਾਨ ਇੱਕ ਹੀ ਸ਼੍ਰੇਣੀ ਸ਼ਾਖਾ ਵਿਚ ਦੋ ਸੁਪਰਕੰਡਕਟਰਾਂ ਦੇ ਸ਼ੋਰਟ-ਸਰਕਿਟ ਦੀ ਸਹਾਇਤਾ ਕਰ ਸਕਦਾ ਹੈ।
ਫੇਜ਼-ਟੋ-ਫੇਜ਼ ਕੁਪਲਿੰਗ ਟਰਾਨਸਫਾਰਮਰ ਦਾ ਭਾਵ ਹੈ ਕਿ iL1 = iL2 = iL3 ਹੋਵੇ, ਤਾਂ ਜੋ ਫਾਲਟ ਦੇ ਹੋਣ ਦੇ ਬਾਅਦ ਵਿੱਖੇ ਸ਼ਾਹੀ