ਡੈਜ਼ੀਟਲ ਫਾਲਟ ਰਿਕਾਰਡਰਜ਼ (DFR) ਦੀ ਸਵਿਚਗੇਅਰਜ਼ ਲਈ ਮੋਨੀਟਰਿੰਗ ਵਿਧੀ

ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਨਿਗਰਾਨੀ ਲਈ ਡਿਜੀਟਲ ਫਾਲਟ ਰਿਕਾਰਡਰ (DFR) ਸਿਸਟਮ

ਡਿਜੀਟਲ ਫਾਲਟ ਰਿਕਾਰਡਰ (DFR) ਸਿਸਟਮ ਦਾ ਡਿਜਾਇਨ ਹਰ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਸਵਿਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਵੋਲਟੇਜ ਅਤੇ ਵਿਧੂਤ ਪ੍ਰਵਾਹ ਦੀ ਓਸ਼ਿਲੋਗ੍ਰਾਮ ਰਿਕਾਰਡ ਕਰਨ ਲਈ ਕੀਤਾ ਗਿਆ ਹੈ। ਇਹ ਸਵਿਚਿੰਗ ਦੇ ਮੁਹੱਈਆ ਦੇ ਆਗਲੇ-ਪਿਛਲੇ ਤਿੰਨ ਤੋਂ ਪਾਂਚ ਸੈਕਣਾਂ ਦੇ ਸਮੇਂ ਦੇ ਡੈਟਾ ਨੂੰ ਕੈਪਚਰ ਕਰਦਾ ਹੈ। ਇਕੱਠੀਆਂ ਹੋਣ ਤੋਂ ਬਾਅਦ ਇਹ ਡੈਟਾ ਇੱਕ ਸਰਵਰ ਤੱਕ ਭੇਜਿਆ ਜਾਂਦਾ ਹੈ, ਜਿੱਥੇ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਵਾਲਾ ਸਾਫਟਵੇਅਰ ਇਸ ਦੀ ਗਹਿਰਾਈ ਨਾਲ ਵਿਸ਼ਲੇਸ਼ਣ ਕਰਦਾ ਹੈ। ਇਹ ਨਿਗਰਾਨੀ ਦੀ ਪ੍ਰਕਿਰਿਆ ਕਿਸੇ ਵੀ ਸਵਿਚਗੇਅਰ ਵਿਚ ਲਾਗੂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ ਜਿਸ ਵਿਚ DFR ਲਗਾਇਆ ਗਿਆ ਹੋਵੇ, ਜਿਵੇਂ ਕਿ DFR ਨੂੰ ਸਹੀ ਢੰਗ ਨਾਲ ਪ੍ਰੋਗ੍ਰਾਮ ਕੀਤਾ ਗਿਆ ਹੋਵੇ ਤਾਂ ਕਿ ਇਹ ਹਰ ਸਵਿਚਿੰਗ ਘਟਨਾ ਤੋਂ ਡੈਟਾ ਨੂੰ ਟ੍ਰਿਗਰ ਕਰ ਅਤੇ ਸਟੋਰ ਕਰ ਸਕੇ।

DFR ਸਿਸਟਮ ਦੁਆਰਾ ਇਕੱਠੀ ਕੀਤੀ ਗਈ ਜਾਣਕਾਰੀ ਨੂੰ ਇਹਨਾਂ ਮੁੱਖ ਪਹਿਲਾਂ ਦੀ ਦਸਤਾਵੇਜ਼ੀਕਰਣ ਲਈ ਸਟੋਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ:

• ਵਿਧੂਤ ਪਹਿਲਾਂ: ਸਵਿਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ ਪ੍ਰੀਸਟ੍ਰਾਇਕਸ, ਰੀ-ਇਗਨਿਸ਼ਨਾਂ, ਅਤੇ ਰੀਸਟ੍ਰਾਇਕਸ ਦੀ ਗਤੀ, ਜੋ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੀ ਵਿਧੂਤ ਵਿਵਰਣ ਅਤੇ ਸੰਭਾਵਿਤ ਟੈਨਸ਼ਨ ਦੀ ਸਮਝਣ ਲਈ ਮਹੱਤਵਪੂਰਨ ਹਨ।

• ਟਾਈਮਿੰਗ ਪੈਰਾਮੀਟਰਾਂ: ਮੁੱਖ ਑ਪਰੇਸ਼ਨ ਟਾਈਮਿੰਗ ਮੈਟ੍ਰਿਕਸ ਜੋ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੀ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਇਲੈਕਟ੍ਰੀਕਲ ਸਿਸਟਮ ਵਿਚ ਇਸ ਦੀ ਸਹਾਇਕਤਾ ਦੀ ਵਿਗਿਆਨਕ ਵਿਗਿਆਨ ਲਈ ਮਦਦ ਕਰਦੇ ਹਨ।

• ਑ਪਰੇਸ਼ਨ ਵਰਗੀਕਰਣ: ਫਾਲਟ-ਸਬੰਧੀ, ਨੋਰਮਲ ਲੋਡ-ਬਾਹਕ, ਜਾਂ ਨੋ-ਲੋਡ ਑ਪਰੇਸ਼ਨ ਦੀ ਗਿਣਤੀ, ਜੋ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੀ ਑ਪਰੇਸ਼ਨਲ ਇਤਿਹਾਸ ਅਤੇ ਉਪਯੋਗ ਦੇ ਪੈਟਰਨ ਦੀ ਵਿਗਿਆਨਕ ਵਿਗਿਆਨ ਦੇਣ ਲਈ ਮਦਦ ਕਰਦੀ ਹੈ।

• ਅਰਕਿੰਗ ਊਰਜਾ: ਕੁਮੁਲੇਟਿਵ ਅਰਕਿੰਗ ਊਰਜਾ, I^2T ਦੁਆਰਾ ਪ੍ਰਤੀਭਾਤ, ਜੋ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਕਨਟੈਕਟਾਂ ਦੇ ਪੈਲਾਵ ਅਤੇ ਟੈਨਸ਼ਨ ਦੀ ਵਿਗਿਆਨਕ ਵਿਗਿਆਨ ਲਈ ਮਹੱਤਵਪੂਰਨ ਹੈ।

• ਰੀਸਿਸਟਰ ਫੰਕਸ਼ਨਲਿਟੀ: ਪ੍ਰੀ-ਇਨਸ਼ਨ ਰੀਸਿਸਟਰ ਦੀ ਸਹੀ ਵਰਤੋਂ, ਜੋ ਸਵਿਚਿੰਗ ਸੀਕੁਏਂਸਿਆਂ ਦੌਰਾਨ ਇਸ ਦੀ ਸਹੀ ਵਰਤੋਂ ਦੀ ਯਕੀਨੀਤਾ ਦੇਣ ਲਈ ਮਦਦ ਕਰਦੀ ਹੈ।

ਜਦੋਂ ਪ੍ਰੋਟੈਕਸ਼ਨ ਸਿਗਨਲ DFR ਵਿਚ ਸਹੜਾ ਹੋਵੇ ਜਾਂ ਵਿਸ਼ਲੇਸ਼ਣ ਸਾਫਟਵੇਅਰ ਦੁਆਰਾ ਸਹੀ ਢੰਗ ਨਾਲ ਸਬੰਧਿਤ ਕੀਤਾ ਜਾ ਸਕੇ, ਤਾਂ ਵਿਧੂਤ ਪ੍ਰਵਾਹ ਅਤੇ ਵੋਲਟੇਜ ਦੀਆਂ ਓਸ਼ਿਲੋਗ੍ਰਾਮਾਂ ਦੁਆਰਾ ਅਰਕਿੰਗ ਟਾਈਮ ਅਤੇ ਹਰ ਪੋਲ ਦਾ ਮੇਕ ਟਾਈਮ ਦੀ ਸਹੀ ਵਿਗਿਆਨਕ ਵਿਗਿਆਨ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਇਹ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਜਾਣਕਾਰੀ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੇ ਪ੍ਰਦਰਸ਼ਨ ਅਤੇ ਯੋਗਿਕਤਾ ਦੀ ਵਿਗਿਆਨਕ ਵਿਗਿਆਨ ਲਈ ਅਦੋਲਤਾ ਹੈ।

ਇਸ ਨਿਗਰਾਨੀ ਪ੍ਰਕਿਰਿਆ ਉੱਤੇ ਕਈ ਕਾਰਕਾਂ ਦੀ ਸੀਮਾਵਾਂ ਲਗਾ ਸਕਦੀਆਂ ਹਨ। ਇਹ ਕਾਰਕਾਂ ਸ਼ਾਮਲ ਹਨ: ਕਰੰਟ ਟ੍ਰਾਂਸਫਾਰਮਰਾਂ (CTs), ਵੋਲਟੇਜ ਟ੍ਰਾਂਸਫਾਰਮਰਾਂ (VTs), ਅਤੇ ਹੋਰ ਸੈਂਸਾਂ ਦੀਆਂ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ; CTs ਦੀ ਸੈਟ੍ਰੇਸ਼ਨ ਦੀ ਸੰਭਾਵਨਾ; ਸੈਂਪਲਿੰਗ ਦਰ (1 kHz ਤੋਂ 20 kHz ਤੱਕ); ਨੈੱਟਵਰਕ ਦਾ ਸ਼ੇਅਰ; ਇਲੈਕਟ੍ਰੀਕਲ ਲੋਡ ਦਾ ਪ੍ਰਕਾਰ; ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਦੀ ਡਿਜਾਇਨ ਅਤੇ ਸਪੈਸੀਫਿਕੇਸ਼ਨ; ਅਤੇ DFR ਦੀ ਸਟੋਰੇਜ ਕੈਪੈਸਿਟੀ ਅਤੇ ਸਟੋਰ ਕੀਤੀ ਗਈ ਡਾਟਾ ਦਾ ਫਾਰਮੈਟ।

ਹੇਠਾਂ ਦਿੱਤੀ ਸ਼ਾਹੀ ਸਿਸਟਮ ਦੀ ਆਰਕੀਟੈਕਚਰ ਦੀ ਤਸਵੀਰ ਦਿਖਾਉਂਦੀ ਹੈ ਜੋ DFR ਵਿਧੀ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ ਸਰਕਿਟ ਬ੍ਰੇਕਰ ਨਿਗਰਾਨੀ ਲਈ।