Tinjauan Kawalan Had Arus Inverter Pembentuk Grid di Bawah Gangguan Simetri

    Pembaris grid (GFM) diiktiraf sebagai penyelesaian yang dapat diterima untuk meningkatkan penetrasi tenaga boleh diperbaharui dalam sistem tenaga besar. Walau bagaimanapun, mereka berbeza secara fizikal daripada janaan sinkron dalam hal keupayaan arus lebihi. Untuk melindungi peranti semikonduktor dan menyokong grid tenaga di bawah gangguan simetri yang teruk, sistem kawalan GFM harus dapat mencapai tuntutan berikut: had arus, sumbangan arus kesalahan, dan keupayaan pemulihan kesalahan. Berbagai kaedah kawalan had arus dilaporkan dalam literatur untuk memenuhi matlamat ini, termasuk pembatas arus, rintangan maya, dan pembatas voltan. Kertas kerja ini memberikan gambaran umum tentang kaedah-kaedah tersebut. Cabaran baru yang perlu ditangani, termasuk arus lebihi sementara, sudut vektor arus output tidak ditentukan, penyepuhan arus yang tidak diingini, dan voltan lebihi sementara, ditunjukkan.

1.Pengenalan.

    Tingkah laku sumber voltan GFM membuat arus output mereka sangat bergantung pada keadaan sistem luar. Atas gangguan besar seperti penurunan voltan atau lompatan fasa di titik penghubungan bersama (PCC), janaan sinkron biasanya dapat menyediakan 5–7 p.u. arus lebihi [8], manakala inverter berdasarkan semikonduktor hanya dapat menangani 1.2–2 p.u. arus lebihi biasanya, yang mencegah mereka mengekalkan profil voltan seperti dalam operasi normal. Pembatas arus biasanya membuat inverter bertingkah laku sebagai sumber arus semasa kondisi arus lebihi, yang dapat memudahkan pengaturan sudut vektor arus output untuk memenuhi tuntutan sumbangan arus kesalahan. Sebaliknya, kaedah rintangan maya dan pembatas voltan dapat mengekalkan tingkah laku sumber voltan GFM sejauh mana-mana semasa gangguan teruk, yang mungkin membolehkan pemulihan kesalahan automatik. Kertas kerja ini meninjau kaedah-kaedah tersebut dan mengenal pasti cabaran baru yang perlu ditangani, termasuk arus lebihi sementara, sudut vektor arus output tidak ditentukan, penyepuhan arus yang tidak diingini, dan voltan lebihi sementara.

2.   Asas Kaedah Kawalan Had Arus.

    Gambaraj berikut menunjukkan model litar ringkas inverter GFM yang terhubung ke grid. Inverter GFM terdiri daripada sumber voltan dalaman ve dan rintangan output setara. Rintangan filter akan dimasukkan dalam Ze, jika tiada kawalan gelung dalaman digunakan. Apabila kawalan gelung dalaman digunakan, rintangan filter tidak akan dimasukkan dalam Ze.

3.   Pembatas Arus.

     Berdasarkan cara merujuk arus tepu i¯ref dikira, tiga pembatas arus biasanya digunakan untuk inverter GFM, termasuk pembatas segera, pembatas magnitud, dan pembatas berdasarkan keutamaan. Ilustrasi pembatas segera ditunjukkan dalam Gambar (a), yang menggunakan fungsi tepuan elemen demi elemen untuk mencapai rujukan arus tepu i¯ref. Ilustrasi pembatas magnitud diberikan dalam Gambar (b), yang hanya mengurangkan magnitud rujukan arus asal iref. Sudut i¯ref tetap sama dengan iref. Gambar (c) menunjukkan prinsip pembatas berdasarkan keutamaan, yang bukan sahaja mengurangkan magnitud iref tetapi juga memberi keutamaan sudutnya kepada nilai tertentu ϕI. Perhatikan bahawa ϕI adalah sudut yang ditentukan oleh pengguna yang mewakili perbezaan sudut antara i¯ref dan paksi d yang terarah ke θ.

4.  Rintangan Maya.

    Kaedah rintangan maya yang langsung mengubah rujukan modulasi voltan dan kaedah admitansi maya dengan gelung kawalan arus pelacakan pantas dapat mencapai prestasi pembatasan arus yang baik apabila gangguan teruk berlaku. Sebaliknya, kaedah rintangan maya dengan kawalan gelung dalaman mencapai pembatasan arus berdasarkan hipotesis bahawa rujukan voltan vref dapat dilacak dengan cepat oleh gelung kawalan voltan. Oleh kerana jalur frekuensi gelung kawalan voltan relatif rendah, arus lebihi sementara mungkin diperhatikan. Untuk menangani isu ini, kaedah-kaedah pembatasan arus hibrid yang menggabungkan rintangan maya dengan pembatas arus berdasarkan keutamaan dan pembatas magnitud arus dipresentasikan.

5. Pembatas Voltan.

    Pembatas voltan bertujuan untuk mengurangkan perbezaan voltan ∥vPWM−vt∥ menjadi lebih kecil daripada ∥Zf∥IM, yang mengubah rujukan voltan yang dihasilkan oleh kawalan gelung luar untuk merealisasikan pembatasan magnitud arus. Kaedah ini merupakan penyelesaian yang disarankan kerana ia tidak memerlukan rintangan maya adaptif yang boleh mendestabilkan sistem di bawah keadaan tertentu. Bagi pembatas voltan, gelung kawalan dalaman biasanya transparan, iaitu vPWM=vref. Setelah itu, rajah litar setara bagi kaedah pembatasan arus ini dapat dinyatakan.