Tinjauan Kendali Pembatas Arus Inverter Pembentuk Jaringan di Bawah Gangguan Simetris

    Inverter pembentuk jaringan (GFM) diakui sebagai solusi yang layak untuk meningkatkan penetrasi energi terbarukan dalam sistem tenaga listrik berkapasitas besar.  Namun, secara fisik mereka berbeda dari generator sinkron dalam hal kemampuan arus beban.  Untuk melindungi perangkat semikonduktor dan mendukung jaringan listrik selama gangguan simetris yang parah, sistem kontrol GFM harus mampu mencapai persyaratan berikut: batasan magnitudo arus, kontribusi arus kesalahan, dan kemampuan pemulihan setelah kesalahan.  Berbagai metode kontrol pembatasan arus dilaporkan dalam literatur untuk memenuhi tujuan-tujuan ini, termasuk pembatas arus, impedansi virtual, dan pembatas tegangan.  Makalah ini menyajikan gambaran umum tentang metode-metode tersebut.  Tantangan baru yang perlu ditangani, termasuk arus beban sementara, sudut vektor arus keluaran tidak ditentukan, saturasi arus yang tidak diinginkan, dan overvoltage sementara, ditekankan. 

1.Pendahuluan.

    Perilaku sumber tegangan dari inverter GFM membuat arus keluarannya sangat bergantung pada kondisi sistem eksternal. Pada gangguan besar seperti penurunan tegangan atau lompatan fase di titik koneksi umum (PCC), generator sinkron pada umumnya dapat menyediakan 5–7 p.u. arus beban [8], sementara inverter berbasis semikonduktor hanya dapat menangani 1.2–2 p.u. arus beban biasanya, yang mencegah mereka mempertahankan profil tegangan seperti dalam operasi normal.Pembatas arus biasanya membuat inverter berperilaku sebagai sumber arus selama kondisi arus beban, yang dapat memfasilitasi pengaturan sudut vektor arus keluaran untuk memenuhi persyaratan kontribusi arus kesalahan.    Sebaliknya, metode impedansi virtual dan pembatas tegangan dapat mempertahankan perilaku sumber tegangan dari inverter GFM sampai batas tertentu selama gangguan parah, yang mungkin memungkinkan pemulihan otomatis setelah kesalahan.    Makalah ini meninjau metode-metode tersebut dan mengidentifikasi tantangan baru yang perlu ditangani, termasuk arus beban sementara, sudut vektor arus keluaran tidak ditentukan, saturasi arus yang tidak diinginkan, dan overvoltage sementara.

2.   Dasar-Dasar Metode Kontrol Pembatasan Arus.

    Gambar berikut menunjukkan model rangkaian sederhana dari inverter GFM terhubung ke jaringan. Inverter GFM terdiri dari sumber tegangan internal ve dan impedansi output ekuivalen. Impedansi filter akan dimasukkan dalam Ze, jika tidak ada kontrol loop dalam yang digunakan. Ketika kontrol loop dalam digunakan, impedansi filter tidak akan dimasukkan dalam Ze.

3.   Pembatas Arus.

     Berdasarkan cara referensi arus jenuh i¯ref dihitung, tiga pembatas arus umumnya digunakan untuk inverter GFM, termasuk pembatas instan , pembatas magnitudo , dan pembatas berdasarkan prioritas.Ilustrasi pembatas instan  diperlihatkan pada Gambar (a), yang menggunakan fungsi jenuh elemen demi elemen untuk mencapai referensi arus jenuh i¯ref.Ilustrasi pembatas magnitudo diberikan pada Gambar (b), yang hanya mengurangi magnitudo referensi arus asli iref. Sudut i¯ref tetap sama dengan iref.Gambar (c) menunjukkan prinsip pembatas berdasarkan prioritas, yang tidak hanya mengurangi magnitudo iref tetapi juga memberi prioritas sudutnya ke nilai spesifik ϕI. Perhatikan bahwa ϕI adalah sudut yang ditentukan pengguna yang mewakili perbedaan sudut antara i¯ref dan sumbu d yang berorientasi ke θ.

4.  Impedansi Virtual.

    Metode impedansi virtual yang langsung memodifikasi referensi modulasi tegangan dan metode admitansi virtual dengan loop kontrol arus pelacakan cepat dapat mencapai kinerja pembatasan arus yang baik ketika gangguan parah terjadi . Sebagai perbandingan, metode impedansi virtual dengan kontrol loop dalam mencapai pembatasan arus berdasarkan hipotesis bahwa referensi tegangan vref dapat dilacak dengan cepat oleh loop kontrol tegangan. Karena bandwidth loop kontrol tegangan relatif rendah , arus beban sementara mungkin teramati. Untuk mengatasi masalah ini, metode pembatasan arus hibrida yang menggabungkan impedansi virtual dengan pembatas arus berdasarkan prioritas dan pembatas magnitudo arus disajikan.

5. Pembatas Tegangan.

    Pembatas tegangan bertujuan untuk langsung mengurangi perbedaan tegangan ∥vPWM−vt∥ agar lebih kecil dari ∥Zf∥IM , yang memodifikasi referensi tegangan yang dihasilkan oleh kontrol loop luar untuk mewujudkan pembatasan magnitudo arus . Metode ini merupakan solusi yang disarankan sejak tidak memerlukan impedansi virtual adaptif yang dapat merusak stabilitas sistem dalam kondisi tertentu . Untuk pembatas tegangan, loop kontrol dalam biasanya transparan, yaitu vPWM=vref. Selanjutnya, diagram rangkaian ekuivalen dari metode pembatasan arus ini dapat dinyatakan.