এই পেপারে, পৃথক ডিসি-লিংক টপোলজি সহ ইলেকট্রনিক পাওয়ার ট্রান্সফরমারের জন্য একটি সম্পূর্ণ ব্যক্তিগত ডিসি ভোল্টেজ (উচ্চ-ভোল্টেজ এবং নিম্ন-ভোল্টেজ ডিসি-লিংক ভোল্টেজসহ) ব্যালেন্স রणনীতি প্রস্তাব করা হয়েছে। এই রণনীতি প্রতিটি পাওয়ার মডিউলের আইসোলেশন এবং আউটপুট স্টেজগুলি দিয়ে প্রবাহিত একটিভ পাওয়ার সম্পর্কিত সম্পর্ক সমন্বয় করে ডিসি ভোল্টেজ ব্যালেন্স ক্ষমতা বাড়ানোর জন্য। এই রণনীতির মাধ্যমে, যখন বিভিন্ন পাওয়ার মডিউলের মধ্যে অসমতা ঘটে (যেমন, কম্পোনেন্ট প্যারামিটার মিসম্যাচ বা কিছু উচ্চ-ভোল্টেজ বা/এবং নিম্ন-ভোল্টেজ ডিসি-লিংক পুনরুৎপাদিত শক্তি উৎস বা/এবং ডিসি লোডের সাথে সংযুক্ত), তখন উচ্চ-ভোল্টেজ এবং নিম্ন-ভোল্টেজ ডিসি-লিংকগুলি ভালভাবে ব্যালেন্স করা যায়। প্রস্তাবিত রণনীতি বিশ্লেষণ করা হয়েছে এবং পরীক্ষামূলক যাচাইয়ের দ্বারা সমর্থিত হয়েছে।
1.পরিচিতি।
ইলেকট্রনিক পাওয়ার ট্রান্সফরমার (EPT), যা সলিড-স্টেট ট্রান্সফরমার (SST) বা পাওয়ার ইলেকট্রনিক ট্রান্সফরমার (PET) হিসাবেও পরিচিত, ভবিষ্যতের পাওয়ার গ্রিডের একটি গুরুত্বপূর্ণ উপাদান হিসাবে বিবেচিত হয়। এটি অনেক উন্নত বৈশিষ্ট্য রয়েছে, যেমন পুনরুৎপাদিত শক্তি একত্রীকরণ, মূল পাওয়ার গ্রিড এবং AC/DC মাইক্রোগ্রিড সংযোগ, আউটপুট ভোল্টেজ নিয়ন্ত্রণ, হারমোনিক দমন, রিয়্যাকটিভ পাওয়ার কমপেন্সেশন এবং ফল্ট আইসোলেশন।
উচ্চ-ভোল্টেজ উচ্চ-পাওয়ার অ্যাপ্লিকেশনের জন্য তিন-স্টেজ EPT-এর ক্ষেত্রে, কিছু উন্নত টপোলজি গবেষণা করা হয়েছে, যেমন ক্যাস্কেড H-ব্রিজ EPT, মডিউলার মাল্টিলেভেল কনভার্টার (MMC) EPT এবং ক্ল্যাম্পিং মাল্টিলেভেল EPT। ২০১২ সালে, ১৫-কেভি ১.২-এমভিএ একফেজ ক্যাস্কেড H-ব্রিজ ট্র্যাকশন EPT একটি লোকোমোটিভে ইনস্টল করা হয়েছিল যাতে আয়তন কমানো এবং দক্ষতা বাড়ানো হয় ১৬.৬৭ হার্টজ লিনিয়ার পাওয়ার ট্রান্সফরমার দ্বারা প্রতিস্থাপনের মাধ্যমে। ২০১৫ সালে, ১০-কেভি/৪০০-ভি ৫০০-কিভিএ তিন-ফেজ ক্যাস্কেড H-ব্রিজ EPT একটি ডিস্ট্রিবিউশন পাওয়ার গ্রিডে ইনস্টল করা হয়েছিল উচ্চ গুণমানের পাওয়ার সরবরাহ প্রদানের জন্য।
2.পৃথক ডিসি-লিংক টপোলজি সহ EPT।
Fig প্রদর্শিত পৃথক ডিসি-লিংক টপোলজি সহ তিন-ফেজ EPT-এর মূল সার্কিট দেখায় । এটি একটি তিন-স্টেজ ইনপুট-সিরিজ-আউটপুট-প্যারালাল কনফিগারেশন যাতে প্রতিটি ফেজে
3.প্রস্তাবিত সম্পূর্ণ ব্যক্তিগত ডিসি ভোল্টেজ ব্যালেন্স রণনীতি।
যখন পুনরুৎপাদিত শক্তি উৎস এবং DC লোড EPT-এর DC পোর্টগুলির (যেমন, DC পোর্ট A_H এবং A_L, দেখুন Fig. 1) সাথে সংযুক্ত হয় বা কম্পোনেন্ট প্যারামিটার মিসম্যাচ ঘটে, তখন বিভিন্ন PM-এর মধ্যে পাওয়ার অসমতা ঘটবে। যদি পাওয়ার অসমতা DC ভোল্টেজ ব্যালেন্স নিয়ন্ত্রকের সমন্বয় ক্ষমতার বাইরে হয়, তাহলে DC ভোল্টেজ অসমতা ঘটবে। এই অধ্যায়ে, পুনরুৎপাদিত শক্তি উৎস এবং DC লোড দৃষ্টান্ত হিসাবে বিশ্লেষণ করা হবে।
4.প্রস্তাবিত সম্পূর্ণ ব্যক্তিগত ডিসি ভোল্টেজ ব্যালেন্স রণনীতির বাস্তবায়ন।
প্রস্তাবিত রণনীতি দুটি অংশে বিভক্ত: আইসোলেশন স্টেজে একটি ব্যক্তিগত উচ্চ-ভোল্টেজ ডিসি-লিংক ব্যালেন্স রণনীতি এবং আউটপুট স্টেজে একটি ব্যক্তিগত নিম্ন-ভোল্টেজ ডিসি-লিংক ব্যালেন্স রণনীতি।
5.সারাংশ।
এই পেপারে, পৃথক ডিসি-লিংক টপোলজি সহ EPT-এর জন্য একটি সম্পূর্ণ ব্যক্তিগত ডিসি ভোল্টেজ ব্যালেন্স রণনীতি প্রস্তাব করা হয়েছে। তিনটি সম্পূর্ণ ব্যক্তিগত ডিসি ভোল্টেজ ব্যালেন্স রণনীতির ডিসি ভোল্টেজ ব্যালেন্স ক্ষমতা বিশ্লেষণ করা হয়েছে এবং সাজানো হয়েছে। সাজানো ফলাফল দেখায় যে প্রস্তাবিত রণনীতি সবচেয়ে শক্তিশালী ডিসি ভোল্টেজ ব্যালেন্স ক্ষমতা রয়েছে। এই সিদ্ধান্ত পরীক্ষামূলক যাচাই দ্বারা সমর্থিত হয়েছে। পরীক্ষামূলক ফলাফল দেখায় যে প্রস্তাবিত রণনীতির মাধ্যমে ব্যক্তিগত উচ্চ-ভোল্টেজ এবং নিম্ন-ভোল্টেজ ডিসি-লিংকগুলি ভালভাবে ব্যালেন্স করা যায় যখন কম্পোনেন্ট প্যারামিটার মিসম্যাচ খুব বেশি বা মোট পাওয়ারের মধ্যে ডিসি পাওয়ারের পরিমাণ বেশি হয়। প্রকৃতপক্ষে, প্রস্তাবিত রণনীতির মাধ্যমে, ব্যক্তিগত উচ্চ-ভোল্টেজ এবং নিম্ন-ভোল্টেজ ডিসি-লিংকগুলি অসমতা শর্তগুলির মধ