Cách Tăng Cường Độ Tin Cậy của Hệ Thống Đồng Hồ Đo Điện

Với sự phát triển nhanh chóng của ngành công nghiệp điện tử, các loại thiết bị và đồng hồ đo lường được sử dụng rộng rãi trong kiểm soát công nghiệp và mọi khía cạnh của cuộc sống xã hội. Đồng thời, yêu cầu về độ tin cậy của các thiết bị đo ngày càng cao, và đồng hồ đo điện cũng không phải là ngoại lệ. Yêu cầu về độ tin cậy đối với đồng hồ đo điện được quy định trong các tiêu chuẩn kỹ thuật cho đồng hồ thông minh.

Các tiêu chuẩn này quy định rằng tuổi thọ trung bình của đồng hồ đo điện phải không ít hơn mười năm, khiến việc thiết kế độ tin cậy trong quá trình phát triển trở nên đặc biệt quan trọng. Xác suất hoàn thành các chức năng yêu cầu dưới các điều kiện quy định và trong khoảng thời gian quy định được gọi là Thời Gian Giữa Hai Sự Cố (MTBF), còn được biết đến là thời gian trung bình giữa hai lần hỏng hóc. MTBF là một chỉ số phổ biến để đo lường độ tin cậy. Mục đích của việc thiết kế độ tin cậy cho đồng hồ đo điện là tăng MTBF của sản phẩm và đảm bảo hoạt động bình thường.

1. Thiết kế Độ Tin cậy Phần cứng

Thiết kế Kìm Chế Sóng Nguồn cho Đồng Hồ Đo Điện

Theo phân tích dữ liệu thống kê kỹ thuật, 70% nhiễu trong hệ thống đồng hồ đo điện đi vào qua nguồn điện. Do đó, cải thiện chất lượng nguồn điện có ý nghĩa rất lớn đối với hoạt động đáng tin cậy của toàn bộ hệ thống. Vì nguồn điện của hệ thống thường được lấy từ điện lưới, nên thiết kế chống nhiễu cho nguồn điện chủ yếu tập trung vào việc lọc ở cổng đầu vào và kìm chế nhiễu thoáng qua.

2. Thiết kế Đặt Đất cho Đồng Hồ Đo Điện

Thiết kế hệ thống đặt đất直接影响翻译的完整性，我将直接继续完成剩余部分的翻译：

thẳng tiếp ảnh hưởng đến khả năng chống nhiễu của toàn bộ sản phẩm. Một thiết kế tốt có thể chặn nhiễu từ môi trường bên ngoài và hiệu quả trong việc kìm chế nhiễu kết hợp nội bộ. Việc xem xét hai khía cạnh sau có thể cải thiện độ tin cậy của hệ thống:

Đặt Đất Số và Đặt Đất Analog Do biên độ nhọn của tín hiệu số, dòng điện trong mạch số có xu hướng thay đổi theo xung. Do đó, đặt đất analog và đặt đất số nên được thiết kế riêng biệt trong hệ thống đồng hồ đo điện, chỉ kết nối tại một điểm duy nhất. Các mạch analog và số trên bảng mạch nên được kết nối với "đất" tương ứng của chúng. Điều này giúp ngăn chặn hiệu quả dòng điện xung của mạch số kết hợp vào mạch analog thông qua điện trở chung của đường đặt đất, tạo ra nhiễu thoáng qua. Khi có tín hiệu lớn tần số cao trong hệ thống, nhiễu này trở nên đáng kể hơn.

Đặt Đất Đơn Điểm và Đa Điểm Trong các hệ thống tần số thấp, đặt đất thường kết hợp giữa đặt đất đơn điểm song song và đặt đất đơn điểm nối tiếp để cải thiện hiệu suất. Đặt đất đơn điểm song song nghĩa là kết nối nhiều dây đặt đất của các mô-đun lại với nhau tại một vị trí, nơi mà tiềm năng đặt đất của mỗi mô-đun liên quan đến dòng điện và điện trở của chính nó. Ưu điểm là không có nhiễu kết hợp từ điện trở chung của dây đặt đất; nhược điểm là sử dụng quá nhiều dây đặt đất.

Đặt đất đơn điểm nối tiếp nghĩa là nhiều mô-đun chia sẻ cùng một đoạn dây đặt đất. Do điện trở tương đương của dây đặt đất tạo ra sự sụt áp, các điểm kết nối của các mô-đun khác nhau có tiềm năng khác nhau so với đất. Sự thay đổi dòng điện trong bất kỳ mô-đun nào cũng ảnh hưởng đến tiềm năng đặt đất, thay đổi đầu ra mạch và gây ra nhiễu kết hợp từ điện trở chung của dây đặt đất. Phương pháp này có ưu điểm là đơn giản hóa dây dẫn. Đặt đất đa điểm thường được sử dụng trong các hệ thống tần số cao, nơi mỗi dây đặt đất của mô-đun kết nối gần nhất có thể với thanh bus đặt đất. Ưu điểm bao gồm dây đặt đất ngắn, điện trở thấp, và loại bỏ nhiễu do điện trở chung của dây đặt đất.

3. Thiết kế Cách Ly cho Đồng Hồ Đo Điện

Một mục tiêu chính của thiết kế cách ly là tách rời nguồn nhiễu khỏi các mạch nhạy cảm. Đặc điểm của thiết kế cách ly là đồng hồ đo điện duy trì giao tiếp tín hiệu với môi trường hoạt động mà không có tương tác điện trực tiếp. Các phương pháp thực hiện chính bao gồm cách ly bằng biến áp, cách ly quang, cách ly bằng rơ-le, khuếch đại cách ly, và cách ly bố cục.

• Cách Ly Bằng Biến Áp Biến áp xung, có ít vòng dây, điện dung phân tán nhỏ (chỉ vài picofarad) và cuộn sơ cấp/cuộn thứ cấp quấn ở hai phía của lõi, có thể đóng vai trò là thành phần cách ly cho tín hiệu xung, đạt được cách ly tín hiệu số.

• Cách Ly Quang Thêm bộ ghép quang có thể kìm chế xung nhọn và nhiễu từ nhiều nguồn. Sử dụng cách ly quang đảm bảo không có tương tác điện giữa hệ thống máy tính chủ và cổng giao tiếp của đồng hồ đo điện, cải thiện hiệu suất chống nhiễu của hệ thống. Bộ ghép quang có thể cách ly tín hiệu số nhưng không phù hợp cho tín hiệu analog. Các phương pháp cách ly tín hiệu analog phổ biến bao gồm: A. Chuyển đổi điện áp-tần số sau đó cách ly quang, tạo ra mạch phức tạp; B. Khuếch đại sai biệt, cung cấp điện áp cách ly thấp hơn; C. Khuếch đại cách ly, hoạt động tốt nhưng đắt tiền.

• Cách Ly Bằng Rơ-Le Do không có kết nối điện giữa cuộn dây và tiếp điểm của rơ-le, cuộn dây có thể nhận tín hiệu trong khi tiếp điểm truyền tín hiệu, giải quyết hiệu quả vấn đề tương tác giữa tín hiệu điện mạnh và yếu, đạt được cách ly nhiễu.

• Cách Ly Bố Cục Đạt được cách ly thông qua bố cục PCB, chủ yếu là tách rời các mạch điện mạnh và yếu.

4. Thiết kế Chống Nghiễu Bảng Mạch In (PCB) cho Đồng Hồ Đo Điện

Bảng mạch in là vật mang cho các linh kiện mạch và cung cấp kết nối điện giữa chúng. Chất lượng thiết kế PCB直接影响抗干扰能力。PCB设计的一般原则包括：

• 将晶体振荡器尽可能靠近中央处理器（CPU）引脚放置。接地并固定其金属外壳，然后用接地线隔离时钟区域——这种方法可以防止许多难以解决的问题；

• 在满足系统性能要求的前提下，使用较低频率的晶体，并使数字电路尽可能慢；

• 未使用的CPU输入/输出端口不应悬空；它们应连接到系统电源或地，其他芯片也应如此；

• 尽量缩短高频组件之间的走线长度。保持输入和输出功能组件远离，不要将易受干扰的组件放得太近；

• 避免低频和弱信号电路中的电流环路。如果不可避免，应尽量减小环路面积以减少感应噪声；

• 避免系统布线中的90度弯角，以防止高频噪声发射；

• 系统中的输入和输出线应避免平行运行。在两条导体之间添加一条地线，以有效防止反应耦合。

5. 软件可靠性设计

5.1 电表的数字滤波设计

目前，各种测量IC在电表中得到广泛应用。中央处理器通过串行外设接口（SPI）或通用异步收发传输器（UART）与这些测量芯片通信，以获取电力系统的参数。如果总线受到干扰或测量芯片工作异常，中央处理器将接收到错误的数据。

因此，加入软件滤波至关重要。对于普通电力参数，可以采用平均法：采集五到六个数据点，去除最大值和最小值，然后计算平均值。对于能量数据，根据电表的额定工作环境估计单位时间内的动态范围；如果出现异常能量数据，软件可以丢弃该数据集。其他方法包括中值滤波、算术平均和一阶低通滤波。实践证明，使用软件滤波可以最大限度地提高参数读数的可靠性。

5.2 电表的数据冗余设计

为了提高系统的可靠性，系统设置参数和校准参数可以采用多备份设计。如果一组数据损坏，可以激活另一组备份数据。为了确保数据安全并在误操作下增加数据存活的概率，应将多个数据集分散存储。

5.3 电表的数据验证和操作冗余设计

当中央处理器将设置或校准参数写入内存时，干扰可能导致写入错误数据，但处理器无法确定写入数据的正确性。为了确保数据正确写入，软件设计对要写入的数据进行“校验和”计算，并将校验和与数据一起存储。每次写操作后，执行一次读操作，并将读取数据的校验和与存储的校验和进行比较。如果不匹配，则重复写操作，直到数据正确写入。如果重试次数超过限制，则显示写入错误。

trực tiếp ảnh hưởng đến khả năng chống nhiễu của hệ thống. Các nguyên tắc chung được tuân theo trong thiết kế PCB bao gồm:

• Đặt tinh thể dao động càng gần càng tốt với các chân của bộ xử lý trung tâm (CPU). Gắn đất và cố định vỏ kim loại của chúng, sau đó cách ly vùng đồng hồ bằng dây đất—phương pháp này có thể ngăn ngừa nhiều vấn đề khó khăn;

• Sử dụng tinh thể tần số thấp hơn cho CPU và giữ cho các mạch số càng chậm càng tốt, miễn là đáp ứng yêu cầu hiệu suất của hệ thống;

• Các cổng nhập/xuất không sử dụng của CPU không nên để treo; chúng nên được kết nối với nguồn hoặc đất của hệ thống, và điều tương tự cũng áp dụng cho các chip khác;

• Giảm thiểu chiều dài của các đường dẫn giữa các thành phần tần số cao. Giữ các thành phần chức năng nhập và xuất xa nhau, và không đặt các thành phần dễ bị nhiễu quá gần nhau;

• Tránh các vòng dòng điện trong các mạch tần số thấp và tín hiệu yếu. Nếu không thể tránh, hãy giảm diện tích vòng để giảm nhiễu cảm ứng;

• Tránh các góc uốn 90 độ trong dây dẫn hệ thống để ngăn chặn sự phát ra tiếng ồn tần số cao;

• Các đường dẫn nhập và xuất trong hệ thống nên tránh chạy song song. Thêm một dây đất giữa hai dây dẫn để hiệu quả ngăn chặn sự kết hợp phản ứng.

5. Thiết kế Độ Tin cậy Phần mềm

5.1 Thiết kế Lọc Số cho Đồng Hồ Đo Điện

Hiện nay, các IC đo lường khác nhau được sử dụng rộng rãi trong đồng hồ đo điện. Bộ xử lý trung tâm giao tiếp với các chip đo lường này thông qua Giao diện Ngoại vi Tùy chọn (SPI) hoặc Bộ thu/gửi Asynchronous Toàn cầu (UART) để thu thập các tham số của hệ thống điện. Nếu bus bị nhiễu hoặc chip đo lường hoạt động bất thường, bộ xử lý trung tâm sẽ nhận được dữ liệu sai.

Do đó, việc tích hợp lọc phần mềm là cực kỳ quan trọng. Đối với các tham số điện thông thường, phương pháp trung bình có thể được áp dụng: thu thập năm đến sáu điểm dữ liệu, loại bỏ giá trị tối đa và tối thiểu, sau đó tính toán trung bình. Đối với dữ liệu năng lượng, ước tính phạm vi động trong một đơn vị thời gian dựa trên môi trường hoạt động định mức của đồng hồ; nếu dữ liệu năng lượng bất thường xuất hiện, phần mềm có thể loại bỏ bộ dữ liệu đó. Các phương pháp khác bao gồm lọc trung vị, trung bình cộng và lọc thông thấp bậc nhất. Thực tế đã chứng minh rằng việc sử dụng lọc phần mềm tối đa hóa độ tin cậy của các đọc tham số.

5.2 Thiết kế Dư thừa Dữ liệu cho Đồng Hồ Đo Điện

Để cải thiện độ tin cậy của hệ thống, các tham số cài đặt hệ thống và tham số hiệu chỉnh có thể sử dụng thiết kế sao lưu nhiều lần. Nếu một bộ dữ liệu bị hỏng, một bộ sao lưu khác có thể được kích hoạt. Để đảm bảo an toàn dữ liệu và tăng xác suất tồn tại dữ liệu dưới các hoạt động lỗi, một số bộ dữ liệu nên được lưu trữ ở các vị trí phân tán.

5.3 Thiết kế Kiểm tra Dữ liệu và Dư thừa Hoạt động cho Đồng Hồ Đo Điện

Khi bộ xử lý trung tâm ghi tham số cài đặt hoặc hiệu chỉnh vào bộ nhớ, nhiễu có thể gây ra dữ liệu được ghi sai, nhưng bộ xử lý không thể xác định tính chính xác của dữ liệu đã ghi. Để đảm bảo dữ liệu được ghi chính xác, thiết kế phần mềm thực hiện "kiểm tra tổng hợp" đối với dữ liệu cần ghi và lưu trữ tổng hợp cùng với dữ liệu. Sau mỗi hoạt động ghi, một hoạt động đọc được thực hiện, và tổng hợp của dữ liệu đọc được so sánh với tổng hợp đã lưu trữ. Nếu chúng không khớp, hoạt động ghi được lặp lại cho đến khi dữ liệu được ghi chính xác. Nếu vượt quá giới hạn thử lại, một lỗi ghi được hiển thị.