15kV ESD-immun digital strømlevometer design med forenklet kredsløb og høj stabilitet

 1. Løsningsoversigt​

Denne løsning har til formål at levere et højyttrende, højt pålideligt digitalt strømlevemålerdesign. Kernen i løsningen ligger i en innovativ hovedklokke-kredsløbsdesign for den primære kontrolchip, hvilket effektivt løser de indbyggede svagheder ved traditionelle digitale strømlevemålere med hensyn til modstand mod elektrostatisk støj (ESD). Måleren kan stabil overstå 15kV ikke-berørende elektrostatisk udladningstest, og har også fordele som en forenklet kredsløbsstruktur og høj klokkestabilitet. Den er egnet til industriel strømovervågningscenarier, der kræver strenge påkrav på pålidelighed og stabilitet.

​2. Branchesmerter & teknisk baggrund​

​2.1 Branchesmerte: Svag modstand mod elektrostatisk støj​

I industrielle miljøer er elektrostatisk udladning (ESD) en af de førende årsager til fejl hos elektroniske enheder. Traditionelle digitale strømlevemålere er meget følsomme over for systemnulstilling eller funktionsanomalier på grund af støj under standard 15kV ikke-berørende ESD-tester, og opfylder derfor ikke kravene i højt pålidelige applikationer.

​2.2 Teknisk baggrund: Analyse af eksisterende løsninger​

Udfordringen med ESD-modstand i eksisterende digitale strømlevemålere skyldes hovedsageligt designet af deres hovedklokkefrekvens:

• ​Løsning 1: Direkte forbindelse til højfrekvent kristalkredsløb:​​ Den primære kontrolchip er direkte forbundet til en 25MHz højfrekvent kristalkredsløb, hvilket kræver to eksterne kompensationskapacitorer. Selvom strukturen er enkel, lider dette design af, at chipets I/O-porter (designede til lav strømforbrug) generelt har svag ESD-modstand. Højfrekvenssignalet er sårbar over for støj under ESD-puls, hvilket potentielt kan forårsage systemnedbrud.
• ​Løsning 2: Lavfrekvent kristalkredsløb med frekvensmultiplikation:​​ En lavfrekvent kristalkredsløb bruges og multipliseres til høj frekvens via en intern fase-låst sløjfe (PLL). Denne metode giver en vis forbedring i modstand mod direkte støj, men løser ikke problemet med elektrostatisk kobling, hvilket resulterer i mindre end ideel støjmodstand.

Både de traditionelle løsninger har vanskeligt ved at garantere stabil målerdrift i hårde elektromagnetiske miljøer.

​3. Målers overordnede struktur og funktion​

Måleren i denne løsning anvender et modulært design, bestående af seks kerne-moduler, der drivs af en fælles strømforsyningsmodule. Strukturen er klar, og funktionerne er veldefinerede. Forbindelserne og funktionerne for hver module til den primære kontrolchip er følgende:

​4. Kerne-tekniske fordele​

​4.1 Superiør modstand mod elektrostatisk støj​

Den mest kritiske fordel ved denne løsning er det innovative design af hovedklokken. Ved at undlade det støjfølsomme direkte forbindelsesskema til højfrekvent kristalkredsløb, bruger den primære kontrolchip en 32768Hz lavfrekvent kristal som hovedfrekvens-input. Da lavfrekvensoscilleringssignaler har lav ekstern stråling og er mindre følsomme over for koblingstøj fra eksterne højfrekvente støj (som ESD-puls), bliver støjmodstanden betydeligt forbedret ved roden. Dette design løser smertepunktet ved traditionelle målere, gør det muligt at stabil overstå 15kV ikke-berørende ESD-test og sikrer pålidelig drift i komplekse industrielle miljøer.

​4.2 Forenklet kredsløbsstruktur​

Den valgte primære kontrolchip (MSP430F5438A) har en indbygget kompensationskapacitor for dens interne lavfrekvente oscillator-kredsløb. Dette design eliminerer de to eksterne kompensationskapacitorer, der er nødvendige i traditionelle højfrekvente kristalskemaer, forenkler PCB-layout, reducerer antallet af komponenter og materialomkostninger, nedbringer produktionssveldningens kompleksitet og forbedrer produktets konsekvens og pålidelighed.

​4.3 Højere klokkestabilitet​

• ​Stabil systemsoftwareklokke:​​ 32768Hz kristal, efter frekvensdivision, kan generere et præcist 1Hz sekunderklokkesignal, som danner grundlag for systemets softwareklokke. Dens stabilitet og præcision er langt bedre end klokker genereret ved software-simulering eller højfrekvent division.
• ​Stabil målingklokke:​​ ADC-samplingklokken, der bruges til energimåling i måleren, kommer også fra denne stabile lavfrekvente klokke, hvilket sikrer præcisionen af spændings-, strøm-, effekts- og andre elektriske parameter-sampling og -beregning. Dette leverer et datafundament for højkvalitet energistyring.

​5. Systemets arbejdsmåde​

Målerens arbejdsgang er følgende:

1. ​Slået til:​​ Strømforsyningsmodulet modtager AC-input via AC-DC-bistandsstrømforsyningen, konverterer og isolerer det til 5V, 3.3V og isoleret 5V spændinger. Disse forsyner Signalindsamlingskredsløb, Primært kontrolsystem (herunder Reel tidsklokke, Hukommelse, Skærmkontrol), og Kommunikationsgrænseflade henholdsvis, og bringer alle moduler i klar tilstand.
2. ​Signalindsamling:​​ Signalindsamlingskredsløbsmodulet indsamler konstant spændings- og strømsignaler fra tre-fase strømningsnettet. Efter behandling (fx division, strømtransformation, forstærkning af forstærkere, nivåkonvertering) sender det analoge signaler, der repræsenterer netparametre, til den primære kontrolchip.
3. ​Signalbehandling:​​ Den primære kontrolchip konverterer først de modtagne analoge signaler til digitale signaler ved hjælp af sin integrerede AD-konverter. Herefter, kombineret med tidsstemplet fra Reel tidsklokken, udfører den beregninger og analyse af de digitale signaler for at udlede de ønskede elektriske parametre (fx RMS spænding/strøm, aktiv/reactiv effekt, effektfaktor, frekvens).
4. ​Dataoutput & interaktion:​​
• ​Lagring:​​ Behandlede data gemmes i Intern informationshukommelse for historisk datatjek og belastningsanalyse.
• ​Visning:​​ Data sendes samtidig til Skærmkontrolmodulet for realtid-opdatering på LCD-skærmen.
• ​Kommunikation:​​ Data uploades i realtid til fjernovervågningscenter via RS485-Kommunikationsgrænsefladen for fjernovervågning.
• ​Kontrol:​​ Brugere kan operere måleren lokalt via knapper på skærmmodulen for at tjekke data eller sætte parametre.