JFET 특성

JFET 정의

JFET은 전기장을 사용하여 전류 흐름을 제어하는 트랜지스터 유형입니다.

특정 애플리케이션을 위한 JFET 구매 시에는 제조사가 제공하는 기기 사양을 확인해야 합니다. 다음은 JFET을 지정하는 데 사용되는 매개변수들입니다.

• 게이트 차단 전압 (VGS(off))

• 단락된 게이트 드레인 전류 (IDSS)

• 전도도 (gmo)

• 동적 출력 저항 (rd)

• 증폭률 (μ)

게이트 차단 전압

고정된 드레인 전압에서 JFET의 드레인 전류 (ID)는 게이트 대 소스 전압 (VGS)에 따라 달라집니다.

n 채널 JFET에서 게이트 대 소스 전압이 0에서 감소하면 드레인 전류도 비례하여 감소합니다. 게이트 대 소스 전압과 드레인 전류 간의 관계는 다음과 같습니다. 특정 게이트 대 소스 전압 (V25155-1GS) 이후 드레인 전류 ID가 0이 됩니다. 이 전압은 차단 게이트 전압 (VGS(off))이라고 알려져 있습니다. 이 전압은 수치적으로 핀치오프 드레인 대 소스 전압 (Vp)과 같습니다. p 채널 JFET의 경우 게이트 단자 전압을 0에서 증가시키면 드레인 전류가 감소하고, 특정 게이트 대 소스 전압 이후 드레인 전류가 0이 됩니다. 이 전압은 p 채널 JFET의 차단 게이트 전압입니다. 이것이 p 채널 JFET의 차단 게이트 전압입니다.

단락된 게이트 드레인 전류

게이트 단자가 접지되고 (VGS = 0) n 채널 JFET에서 드레인-소스 전압 (VDS)이 천천히 증가하면 드레인 전류가 선형적으로 증가합니다. 핀치오프 전압 (Vp) 이후 드레인 전류는 일정하게 유지되며 최대값에 도달합니다. 이 최대 전류를 단락된 게이트 드레인 전류 (IDSS)라고 하며, 각 JFET마다 고정되어 있습니다.

전도도

전도도는 상수 드레인 대 소스 전압 (VDS = 상수)에서 드레인 전류 (δID)의 변화량과 게이트 대 소스 전압 (δVGS)의 변화량의 비율입니다.

이 값은 V25155-7GS = 0일 때 최대입니다.

이는 gmo로 표시됩니다. 이 최대 값 (gmo)은 JFET 데이터 시트에 명시됩니다. 다른 게이트 대 소스 전압 (gm)에서의 전도도는 다음과 같이 결정할 수 있습니다. 드레인 전류 (ID)의 식은

드레인 전류 (I25155-1D)의 식을 게이트 대 소스 전압 (VGS)에 대해 부분 미분하면

VGS = 0일 때 전도도는 최대 값을 가지며 그 값은

따라서 다음과 같이 쓸 수 있습니다.

동적 출력 저항

이는 상수 게이트 대 소스 전압 (VGS = 상수)에서 드레인 대 소스 전압 (δVDS)의 변화량과 드레인 전류 (δID)의 변화량의 비율입니다. 이 비율은 rd로 표시됩니다.

증폭률

증폭률은 상수 드레인 전류 (ID = 상수)에서 드레인 전압 (δVDS)의 변화량과 게이트 전압 (δVGS)의 변화량의 비율로 정의됩니다. 전도도 (g25155-8m)와 동적 출력 저항 (rd) 사이에는 다음과 같은 관계가 있습니다.