提案されたANNのフローチャート

本稿では、トランスフォーマーを用いた帯域幅（BW）拡張技術が、インバータベースのトランシミタンスアンプリファイア（TIA）において、インダクティブピークを使用している場合でも、BW、ノイズ、シリコン面積を改善するために採用されています。提案された技術に基づいて設計され、16nm FinFETプロセスでレイアウトされたTIAは、従来のインダクティブピークを使用したTIAと比較して、36%のBW増加、19%の入力参照ノイズ減少、および57%のシリコン面積削減を達成しています。提案されたTIAアーキテクチャでは、フォワードパスにトランスフォーマーを含めることで、インバータの寄生容量を部分的に補償し、従来のTIAのトランシミタンス制限を緩和します。提案された技術はまた、TIAの入力参照電流ノイズスペクトルを低下させます。レイアウト後の電磁気（EM）シミュレーションと統計解析が組み合わせて使用され、提案されたアーキテクチャの効果を検証します。シミュレーション結果によると、TIAは58 dB Ω のトランシミタンスゲイン、17.4 GHzのBW、17.4 pA/√Hzの入力参照ノイズ、お