Učinkovit dizajn protiv interferencije za digitalne merilice snage: Provera 4kV EFT i 15kV ESD

I. Pregled​

Ovo rešenje je dizajnirano da odgovori na teške izazove sa kojima se suočavaju tradicionalni digitalni merilac struje u složenim industrijskim elektromagnetnim okruženjima, posebno na ključnu teškoću nedovoljne sposobnosti odoljivosti na interferenciju. Kroz niz ključnih inovativnih hardverskih kola, ovo rešenje značajno unapređuje sposobnost merilca da podnese brze električne prelivne (EFT) talase i statičku električnu razinu (ESD). U isto vreme optimizira sistemsku arhitekturu, ostvarujući dvostruki cilj poboljšanja pouzdanosti i optimizacije troškova, time pružajući stabilnu i tačnu osnovu podataka za praćenje sistema snabdevanja strujom.

​II. Pozadina & Ciljevi​

​1. Analiza problema​

Trađicionalni merilci imaju nedostatke u dizajnu. Veza sučelja između njihovog modula za prikaz i glavne kontrolne ploče često nema efektivne mjerodavnim kompatibilnosti (EMC) zaštita. To dovodi do lošeg performansa tijekom testiranja imuniteta, s EFT otpornosti daleko ispod industrijskih zahtjeva, što ozbiljno utječe na stabilan rad u stvarnim distribucijskim okruženjima.

​2. Ključni ciljevi​

• ​Poboljšanje performansi:​​ Značajno poboljšati EMC merilca, osiguravajući da može proći stroge teste EFT razine 4 kV i visoke razine ESD testova.
• ​Stabilan rad:​​ Osigurati dugoročni, bezgrešan rad merilca na strujnim lokacijama ispunjenim privremenim pulsima i statičkom interferencijom, osiguravajući neprekidnu prikupljanje i prijenos podataka.
• ​Optimizacija strukture:​​ Pojednostaviti dizajn kola, smanjiti broj vanjskih komponenti i kontrolirati/smanjiti troškove hardvera uz poboljšanje performansi.

​III. Ukupna sistemsko arhitektura​

Merilo koristi modularni dizajn usredsreden na glavnom kontrolnom čipu, s jasnom strukturom i dobro definisanim odgovornostima. Glavni je sastavljen od sljedećih ključnih jedinica:

• ​Glavna kontrolna jedinica:​​ "Mozak" sistema, odgovoran za izračunavanje podataka, logičku kontrolu i raspoređivanje sistema.
• ​Jedinica za prikupljanje signala:​​ Odgovorna za prikupljanje i predprocesiranje sirovih signala tri faze napona i struje iz strujne mreže.
• ​Jedinica za upravljanje strujom:​​ Pruža stabilnu, izolovanu više kanalnu radnu struju za sve funkcionalne module.
• ​Jedinica ljudski-stroj (HMI):​​ Uključuje modul za kontrolu prikaza za lokalni prikaz parametara.
• ​Jedinica za komunikaciju podataka:​​ Pruža RS485 sučelje za razmjenu podataka s udaljenim sistima nadzora.
• ​Jedinica za pohranu podataka i sat:​​ Koristi se za pohranu povijesnih podataka i pružanje preciznog vremenskog referentnog vremena.
• ​Ključna inovacija: Poseban modul za odbranu od interferencije:​​ Ključan aspekt ovog rešenja, dodavanje zaštitnih modula za ključne puteve signala.

​IV. Ključni tehnološki proboji​

​1. Dizajn specifičnog filtra za odbranu od EFT​

• ​Inovativni pristup:​​ Precizno identifikovane su komunikacijske linije između modula za kontrolu prikaza i glavnog kontrolnog čipa kao ranjivo mjesto za EFT intruziju. Prema tome, dizajnirani su nezavisni filtrirajući kanali za svaku komunikacijsku signalnu liniju.
• ​Implementacija:​​ Određeni kapacitet kondenzatora spojen paralelno sa svake komunikacijske linije na zemlju, formirajući jednostavnu mrežu niskopropusnog filtera. Ovaj kondenzator efikasno apsorbira visokofrekventnu energiju šipke generisanu EFT-om na signalnim linijama, time štiti sučelje glavnog kontrolnog čipa od interferencije.
• ​Rezultat:​​ Ovaj ekstremno niskotroškovni dizajn podiže EFT imunitet merilca na 4 kV, rješavajući nedostatak tradicionalnih merilaca u ovoj oblasti.

​2. Sistemski nivo optimizacije odbrane od interferencije za glavnu kontrolu​

• ​Optimizacija časovnog kruga:​​ Odbacili su tradicionalnu upotrebu čestica visokih frekvencija koje su podložne interferenciji, birajući umjesto toga niskofrekventnu kristalu kao glavni izvor časova. Niskofrekventni časovni signali su po prirodi veće odoljivi na interferenciju, smanjujući vjerojatnost uticaja na sistemskom nivou.
• ​Uproštavanje integracije sistema:​​ Potpuno iskoristili su visoku integraciju modernih glavnih kontrolnih čipova. Unutarnja integracija analognog-digitalnog pretvarača (ADC) i kondenzatora za kompenzaciju oscilatora eliminira potrebu za vanjskim diskretnim komponentama.
• ​Kompleksni prednosti:​​
• Optimizirani časovni krug značajno unapređuje sposobnost merilca da odoljiva vanjskoj statičkoj interferenciji, omogućavajući mu lako prolazak najviših razine ESD testova.
• Visoko integrirani dizajn pojednostavljuje raspored PCB, smanjuje broj komponenti, time ne samo smanjuje materijalne troškove, već i poboljšava produktivnost proizvodnje i opće pouzdanost.

​V. Prednosti i vrijednost rešenja​

​1. Izuzetna pouzdanost​

• Sposoban stabilnom radu u okruženjima EFT interferencije preko 4 kV i ESD okruženjima preko 15 kV, zadovoljavajući najstroža industrijska standarda.
• Optimizirana hardverska osnova osigurava tačnost u vremenu prikupljanja podataka i dugoročnu stabilnost mjerenja.

​2. Značajna ekonomička učinkovitost​

• Direktno smanjuje troškove nabave materijala smanjenjem broja vanjskih komponenti.
• Uprošćen dizajn poboljšava prvu produkciju i smanjuje troškove poslije prodaje, pružajući korisnicima prednost u cijeli životni vijek.

​3. Izvrstan proizvodni potencijal​

• Mjere za odbranu od interferencije koriste standardne, zrele, opće namjene komponente. Dizajn je jednostavan i pouzdan, idealan za veliku seriju masovne proizvodnje, osiguravajući konzistentnost i visoku kvalitetu proizvoda.